公开(公告)号：CN108647780A

公开(公告)日：2018-10-12

申请号：CN201810324770.X

申请日：2018-04-12

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 刘波 ,  郑梦瑶 ,  于华振 ,  郭世晟 ,  龚宇 ,  杨军

IPC: G06N3/063

Abstract: 本发明公开一种面向神经网络的可重构池化操作模块结构，包括动态配置模块和池化计算模块，所述池化计算模块用于完成池化层的计算过程，在动态配置模块的作用下，实现不同的池化方法，并且动态地配置池化操作的计算规模；当前输入队列在上一次计算之后从数据存储器中读取，结果通过输出队列传输到数据存储器。本发明还公开一种面向神经网络的可重构池化操作模块结构的实现方法，通过外部控制信号，动态配置模块的各个单元实现对池化计算模块的控制，根据各单元发出的控制信号，计算模块进行相应的计算操作并给出精确的输出结果。此种技术方案不仅可以降低计算过程的复杂度和时间，同时减少功耗，而且提高了计算的灵活性和单元利用率。

公开(公告)号：CN108647780B

公开(公告)日：2021-11-23

申请号：CN201810324770.X

申请日：2018-04-12

Applicant: 东南大学 ,  东南大学—无锡集成电路技术研究所

Inventor： 刘波 ,  郑梦瑶 ,  于华振 ,  郭世晟 ,  龚宇 ,  杨军

IPC: G06N3/063

Abstract: 本发明公开一种面向神经网络的可重构池化操作模块结构，包括动态配置模块和池化计算模块，所述池化计算模块用于完成池化层的计算过程，在动态配置模块的作用下，实现不同的池化方法，并且动态地配置池化操作的计算规模；当前输入队列在上一次计算之后从数据存储器中读取，结果通过输出队列传输到数据存储器。本发明还公开一种面向神经网络的可重构池化操作模块结构的实现方法，通过外部控制信号，动态配置模块的各个单元实现对池化计算模块的控制，根据各单元发出的控制信号，计算模块进行相应的计算操作并给出精确的输出结果。此种技术方案不仅可以降低计算过程的复杂度和时间，同时减少功耗，而且提高了计算的灵活性和单元利用率。

公开(公告)号：CN109344964A

公开(公告)日：2019-02-15

申请号：CN201810894109.2

申请日：2018-08-08

Applicant: 东南大学

Inventor： 刘波 ,  夏梦雯 ,  秦海 ,  于华振 ,  范虎 ,  杨军

IPC: G06N3/063

Abstract: 本发明提出一种适用于神经网络的乘加计算方法和计算电路，涉及模拟集成电路技术领域，实现了低功耗、高速度完成神经网络大规模乘加计算。乘加计算电路包括乘法计算电路阵列和累加计算电路。乘法计算电路阵列由M组乘法计算电路组成，每组乘法计算电路由一个乘法阵列单元和八个选择移位单元组成，采用片上训练实时量化乘法阵列单元阶数，为选择移位单元提供共享输入，实现运算速率的提高及功耗的降低；累加计算电路由延时累加电路、TDC转换电路和相加移位电路串联构成。延时累加电路包含8条可控延时链，动态控制迭代次数，在时间域内对数据多次累加，满足不同网络层计算规模的差异性，节省硬件存储空间、降低计算复杂度、减小数据调度。

公开(公告)号：CN109344964B

公开(公告)日：2020-12-29

申请号：CN201810894109.2

申请日：2018-08-08

Applicant: 东南大学

Inventor： 刘波 ,  夏梦雯 ,  秦海 ,  于华振 ,  范虎 ,  杨军

IPC: G06N3/063

Abstract: 本发明提出一种适用于神经网络的乘加计算方法和计算电路，涉及模拟集成电路技术领域，实现了低功耗、高速度完成神经网络大规模乘加计算。乘加计算电路包括乘法计算电路阵列和累加计算电路。乘法计算电路阵列由M组乘法计算电路组成，每组乘法计算电路由一个乘法阵列单元和八个选择移位单元组成，采用片上训练实时量化乘法阵列单元阶数，为选择移位单元提供共享输入，实现运算速率的提高及功耗的降低；累加计算电路由延时累加电路、TDC转换电路和相加移位电路串联构成。延时累加电路包含8条可控延时链，动态控制迭代次数，在时间域内对数据多次累加，满足不同网络层计算规模的差异性，节省硬件存储空间、降低计算复杂度、减小数据调度。