基于异质结的高功率密度隧穿半导体器件及其制造工艺

    公开(公告)号:CN114709255B

    公开(公告)日:2024-09-10

    申请号:CN202210349844.1

    申请日:2022-04-02

    IPC分类号: H01L29/06 H01L29/08 H01L29/16

    摘要: 本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺,器件元胞结构包括:N+衬底,其下设有漏极金属,其上设有N‑漂移区;在N‑漂移区内对称设有一对沟槽,槽底设有P+区,在槽内设有石墨烯源区,石墨烯源区上设有源极金属,N‑漂移区上设有与石墨烯源区部分交叠的栅介质层,栅介质层上设有多晶硅栅,多晶硅栅上设有钝化层,石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低,元胞尺寸小,单位面积元胞数量多,大幅提升了器件的功率密度,有效降低器件的比导通电阻、亚阈值摆幅,简化了制造工艺,降低了器件成本。器件反偏耐压时,P+区使电场峰值从异质结边界处转移到PN结边界处,提高了器件雪崩能力,增大了击穿电压。

    基于异质结的高功率密度隧穿半导体器件及其制造工艺

    公开(公告)号:CN114709255A

    公开(公告)日:2022-07-05

    申请号:CN202210349844.1

    申请日:2022-04-02

    IPC分类号: H01L29/06 H01L29/08 H01L29/16

    摘要: 本发明公开一种基于异质结的高功率密度隧穿半导体器件及其制造工艺,器件元胞结构包括:N+衬底,其下设有漏极金属,其上设有N‑漂移区;在N‑漂移区内对称设有一对沟槽,槽底设有P+区,在槽内设有石墨烯源区,石墨烯源区上设有源极金属,N‑漂移区上设有与石墨烯源区部分交叠的栅介质层,栅介质层上设有多晶硅栅,多晶硅栅上设有钝化层,石墨烯源区与N‑漂移区形成异质结。本发明器件结构对注入工艺要求低,元胞尺寸小,单位面积元胞数量多,大幅提升了器件的功率密度,有效降低器件的比导通电阻、亚阈值摆幅,简化了制造工艺,降低了器件成本。器件反偏耐压时,P+区使电场峰值从异质结边界处转移到PN结边界处,提高了器件雪崩能力,增大了击穿电压。