一种用于NFC芯片的时钟相位自校准电路及校准方法

    公开(公告)号:CN118732778B

    公开(公告)日:2024-11-22

    申请号:CN202411196415.0

    申请日:2024-08-29

    Abstract: 本发明公开了一种用于NFC芯片的时钟相位自校准电路及校准方法,所述自校准电路包括RX时钟提取电路、时钟延迟电路、相位比较电路、数字逻辑电路、采样时钟选择电路、四相时钟生成电路、采样电路;本发明通过从天线上恢复RX信号的时钟,再结合芯片内部产生的多路连续相位时钟信号,通过触发器判断恢复的RX信号时钟和内部多路连续相位延迟信号时钟的相位差,从多路连续时钟信号中选出满足相位差值的时钟信号,确定此时钟信号为接收时钟信号,如此无需判断采样到的场强码值大小,简化了现有方案中的数字逻辑,缩短了调整时间。

    一种用于NFC芯片的时钟相位自校准电路及校准方法

    公开(公告)号:CN118732778A

    公开(公告)日:2024-10-01

    申请号:CN202411196415.0

    申请日:2024-08-29

    Abstract: 本发明公开了一种用于NFC芯片的时钟相位自校准电路及校准方法,所述自校准电路包括RX时钟提取电路、时钟延迟电路、相位比较电路、数字逻辑电路、采样时钟选择电路、四相时钟生成电路、采样电路;本发明通过从天线上恢复RX信号的时钟,再结合芯片内部产生的多路连续相位时钟信号,通过触发器判断恢复的RX信号时钟和内部多路连续相位延迟信号时钟的相位差,从多路连续时钟信号中选出满足相位差值的时钟信号,确定此时钟信号为接收时钟信号,如此无需判断采样到的场强码值大小,简化了现有方案中的数字逻辑,缩短了调整时间。

Patent Agency Ranking