一种可配置容量的地址转换缓冲标记控制器及其应用方法

    公开(公告)号:CN116361206A

    公开(公告)日:2023-06-30

    申请号:CN202310314768.5

    申请日:2023-03-28

    IPC分类号: G06F12/1027

    摘要: 本发明公开了一种可配置容量的地址转换缓冲标记控制器及其应用方法,本发明包括标记存储体阵列,用于缓存标记项,包括m个标记存储体;标记控制模块,用于控制标记存储体阵列的读写访问以及配置标记存储体阵列的容量;和门控时钟模块,用于控制标记存储体阵列中各个标记存储体的工作状态以将不需要使用的标记存储体关闭以节约能耗。本发明能够实现地址转换缓冲的容量可配置,以及控制标记存储体阵列中各个标记存储体的工作状态以将不需要使用的标记存储体关闭以节约能耗,解决地址转换缓冲长期大容量运行下导致的功耗高问题。

    面向数据无冲突程序的共享数据动态更新方法

    公开(公告)号:CN108170544A

    公开(公告)日:2018-06-15

    申请号:CN201711473691.7

    申请日:2017-12-29

    IPC分类号: G06F9/54

    摘要: 本发明公开一种面向数据无冲突程序的共享数据动态更新方法,该方法包括:执行数据无冲突的并行程序过程中,CPU执行访存指令时,识别共享数据请求并收集共享数据被访问的历史信息,当在同步点时,根据收集的所述共享数据被访问的历史信息对过期的共享数据执行动态更新或失效操作,其中对判定为第一类的共享数据执行动态更新操作,对判定为第二类的共享数据进行失效操作。本发明能够自动实现共享数据的动态更新与失效操作,且具有实现方法简单、网络面积以及cache一致性协议开销小、cache命中率高以及cache一致性协议的性能好等优点。

    一种硬件真随机数发生器及发生方法

    公开(公告)号:CN118276823A

    公开(公告)日:2024-07-02

    申请号:CN202410222576.6

    申请日:2024-02-28

    IPC分类号: G06F7/58

    摘要: 本发明公开了一种硬件真随机数发生器及发生方法,本发明硬件真随机数发生器包括两个用于产生随机比特的单个随机数发生模块,单个随机数发生模块包括磁隧道结、磁隧道结选位模块、写驱动器模块和读放大器模块;磁隧道结用于在电流作用下概率性处于高阻态或低阻态;磁隧道结选位模块用于选通其串联的磁隧道结;写驱动器模块用于在写入信号和写入数据信号驱动下实现对磁隧道结的随机写;读放大器模块用于在读取信号控制下,根据磁隧道结的高阻态或低阻态读出对应的逻辑0或1状态以作为得到的单个随机比特,由两个单个随机数发生模块作为一组真随机数发生器流水化输出随机比特。本发明旨在解决现有技术中真随机数发生器比特生成速率低的问题。

    一种面向流水线并行训练的内存调度方法

    公开(公告)号:CN115016937A

    公开(公告)日:2022-09-06

    申请号:CN202210650241.5

    申请日:2022-06-09

    IPC分类号: G06F9/50 G06N3/063 G06N3/08

    摘要: 本发明公开了一种面向流水线并行训练的内存调度方法,包括:部署阶段:将神经网络模型以网络层为单元进行分割,形成不同的网络分区;网络分区部署到不同的计算节点上;训练阶段:每个计算节点仅负责所部署的网络分区的计算;每个计算节点与上游和下游计算节点进行数据通信;数据转移机制:将计算节点中的激活数据卸载到CPU内存,等待数据需要再次被使用时取回;数据处理阶段:对激活数据进行压缩,再发送给下游计算节点或者CPU内存;下游计算节点接收到激活数据以后,或者原计算节点从CPU内存取回激活数据以后,计算节点内部对激活数据进行一次解压。本发明具有原理简单、容易实现、可降低存储负载和通信开销等优点。

    GPGPU中基于全局节点信息的NoC仲裁方法

    公开(公告)号:CN108199985A

    公开(公告)日:2018-06-22

    申请号:CN201711479871.6

    申请日:2017-12-29

    IPC分类号: H04L12/933 H04L12/937

    摘要: 本发明公开一种GPGPU中基于全局节点信息的NoC仲裁方法,步骤包括:S1.收集网络中各个计算节点的性能信息,根据性能信息设置各个计算节点的优先级,并广播给所有计算节点进行全局同步更新;S2.当计算节点发出访存请求时,将各计算节点中需要向网络注入的数据包进行分组,得到数据包的分组信息;计算节点进行请求仲裁时,先根据分组信息进行组间仲裁,再根据计算节点的优先级进行组内仲裁,当经过组内仲裁后仍然有多个请求胜出,采用局部仲裁机制进行附加仲裁。本发明具有实现方法简单、仲裁效率高,能够保证仲裁公平性,同时优化资源配置、实现仲裁结果一致性,提高系统性能等优点。

    一种GPDSP中DMA数据合并传输方法

    公开(公告)号:CN108062282A

    公开(公告)日:2018-05-22

    申请号:CN201711483793.7

    申请日:2017-12-29

    IPC分类号: G06F13/28 G06F15/78

    摘要: 本发明公开一种GPDSP中DMA数据合并传输方法,该方法包括:当需要执行DMA数据合并传输时,由发起DMA数据合并传输事务的DMA作为主DMA,并生成对应多个参与核的读请求发送至片上网络;各参与传输的参与核作为从DMA从片上网络中接收对应的读请求,并在返回数据至片上网络时进行计数直至传输事务结束。本发明能够启动一次DMA事务实现数据合并传输,且具有实现方法简单、所需成本低、数据传输及DDR写效率高、DMA开销及功耗低、数据传输带宽大等优点。

    一种多标准卷积核剪枝方法
    9.
    发明公开

    公开(公告)号:CN115271032A

    公开(公告)日:2022-11-01

    申请号:CN202210743202.X

    申请日:2022-06-28

    IPC分类号: G06N3/04 G06N3/08

    摘要: 本发明公开了一种多标准卷积核剪枝方法,包括:计算出采用基于范数卷积核剪枝方法的比例,确定基于范数卷积核剪枝阈值;计算出采用基于功能相似性的卷积核剪枝方法的比例,确定基于功能相似卷积核剪枝阈值;使用基于范数卷积核剪枝方法和基于范数卷积核剪枝阈值选择出被剪枝卷积核,将被选择卷积核参数值设为0值;使用基于功能相似性卷积核剪枝方法和基于功能相似卷积核剪枝阈值选择出被剪枝卷积核,将被选择卷积核参数值设为0。本发明具有适用范围更广、效果更好等优点。