-
公开(公告)号：CN113660558A
公开(公告)日：2021-11-16
申请号：CN202110866191.X
申请日：2021-07-29
申请人： 中国人民解放军战略支援部队信息工程大学
摘要： 本发明公开一种基于FC交换芯片的时间同步延迟补偿装置及方法，该装置包括：ELS时间同步帧和原语解析模块、ELS时间同步帧和原语重组模块、接收通路延迟补偿寄存器rx_delay及发送通路延迟补偿寄存器tx_delay，ELS时间同步帧和原语解析模块用于对接收的ELS时间同步帧和时间同步原语进行解析；ELS时间同步帧和原语重组模块用于对接收的ELS时间同步帧和时间同步原语进行重组；接收通路延迟补偿寄存器rx_delay用于对FC协议链路接收通路的延迟进行补偿；发送通路延迟补偿寄存器tx_delay用于对FC协议链路发送通路的延迟进行补偿。本发明的时间同步精度高，硬件电路简易，可有效的节约芯片制造成本。
-
公开(公告)号：CN112019399B
公开(公告)日：2022-05-17
申请号：CN202010756985.6
申请日：2020-07-31
申请人： 中国人民解放军战略支援部队信息工程大学
摘要： 本发明属于嵌入式芯片测试技术领域，特别涉及一种交换芯片路由功能的自动化测试方法及装置，该测试方法包含：搭建测试环境，将报文发生器与待测试交换芯片通过光纤连接，配置待测试交换芯片的端口建链；通过指令配置待测试交换芯片中路由模块的路由信息；执行自动化测试脚本，通过自动对比分析结果进行测试结果判定，实现待测试交换芯片路由功能完备性和可动态配置性能的测试；该测试装置包括测试环境搭建模块、路由模块配置模块和测试模块。本发明实现了对待测试交换芯片路由功能的自动化验证。
-
公开(公告)号：CN113641213A
公开(公告)日：2021-11-12
申请号：CN202110865503.5
申请日：2021-07-29
申请人： 中国人民解放军战略支援部队信息工程大学
摘要： 本发明公开一种基于ELS帧的时间同步装置与方法，该方法包括：定时器模块，CPU模块，处理器内部存储模块，DMA模块及FC端口模块；定时器模块根据用户设置的最大计数周期性的触发DMA模块向FC端口模块搬移CSU帧帧；CPU模块根据用户发送的CSR帧进行CSU帧的组装；处理器内部存储模块存储CPU模块组装后的CSU帧；DMA模块将处理器内部存储模块中的CSU帧搬移到FC端口模块上；FC端口模块在发送方向使用本地实时RTC值替换CSU帧内部的时间信息；或在接收方向解析CSU帧的时间信息并更新本地RTC值。本发明利用DMA模块将处理器内部存储模块中的CSU帧搬移到FC端口模块的发送缓冲中，无需CPU模块进行调度，工作效率高。
-
公开(公告)号：CN112019399A
公开(公告)日：2020-12-01
申请号：CN202010756985.6
申请日：2020-07-31
申请人： 中国人民解放军战略支援部队信息工程大学
IPC分类号： H04L12/26
摘要： 本发明属于嵌入式芯片测试技术领域，特别涉及一种交换芯片路由功能的自动化测试方法及装置，该测试方法包含：搭建测试环境，将报文发生器与待测试交换芯片通过光纤连接，配置待测试交换芯片的端口建链；通过指令配置待测试交换芯片中路由模块的路由信息；执行自动化测试脚本，通过自动对比分析结果进行测试结果判定，实现待测试交换芯片路由功能完备性和可动态配置性能的测试；该测试装置包括测试环境搭建模块、路由模块配置模块和测试模块。本发明实现了对待测试交换芯片路由功能的自动化验证。
-
公开(公告)号：CN113641213B
公开(公告)日：2023-04-25
申请号：CN202110865503.5
申请日：2021-07-29
申请人： 中国人民解放军战略支援部队信息工程大学
摘要： 本发明公开一种基于ELS帧的时间同步装置与方法，该方法包括：定时器模块，CPU模块，处理器内部存储模块，DMA模块及FC端口模块；定时器模块根据用户设置的最大计数周期性的触发DMA模块向FC端口模块搬移CSU帧帧；CPU模块根据用户发送的CSR帧进行CSU帧的组装；处理器内部存储模块存储CPU模块组装后的CSU帧；DMA模块将处理器内部存储模块中的CSU帧搬移到FC端口模块上；FC端口模块在发送方向使用本地实时RTC值替换CSU帧内部的时间信息；或在接收方向解析CSU帧的时间信息并更新本地RTC值。本发明利用DMA模块将处理器内部存储模块中的CSU帧搬移到FC端口模块的发送缓冲中，无需CPU模块进行调度，工作效率高。
-
-
-
-
搜索结果
5 条记录 (耗时 0.052 秒)
