公开(公告)号：CN103065008B

公开(公告)日：2015-06-17

申请号：CN201210574801.X

申请日：2012-12-27

申请人： 中国人民解放军海军航空工程学院

发明人： 史贤俊 ,  王联 ,  肖支才 ,  戴邵武 ,  张文广 ,  张树团 ,  秦亮

IPC分类号： G06F17/50

摘要： 本发明公开的基于2SD/VRC复合EHW的时序逻辑电路逆向设计方法(2SD：输入序列分解和输出序列分解；VRC：虚拟重构电路；EHW：电路进化)，可仅由输入输出序列实现多输入输出或器件连接关系不明时序逻辑电路的逆向设计。在线录取电路工作时的输入输出波形，获取输入输出序列。依据电路功能及信号定义对输入、输出序列进行分解，获得多个输入输出子序列对；对每对子序列以虚拟重构的电路模型为基础进行电路进化，获得其子电路模型；最后以获取的所有子电路模型为基础，对时序逻辑电路的输入输出序列进行复合电路进化，获得其电路模型，采用人工干预方式根据模型得到电路原理图，实现时序逻辑电路原理的逆向设计。该方法有效解决了引进电子设备时序逻辑电路输入输出较多或未知电路结构或器件不明或器件连接关系时进行电路原理逆向设计的难题。

公开(公告)号：CN103728551B

公开(公告)日：2016-03-09

申请号：CN201310034374.0

申请日：2013-01-30

申请人： 中国人民解放军海军航空工程学院

发明人： 史贤俊 ,  周绍磊 ,  廖剑 ,  肖支才 ,  戴邵武 ,  张文广 ,  王朕 ,  张树团 ,  秦亮

IPC分类号： G01R31/3163

摘要： 本发明公开了一种模拟电路的故障诊断方法及其实现方式。发明的内容分为三部分：(1)模拟电路故障特征信息提取；(2)故障分类器构造；(3)算法软件实现。该方法包括以下步骤：故障特征信息库的构造，采用信息熵最大原则，选取最优母小波，对被测电路的响应节点进行小波分解，提取被测电路的最优特征，利用主成分分析对故障特征进行降维；故障分类与智能诊断，根据获得的故障特征信息，利用多分类器级联模型和分类器集成技术构造故障诊断器辨识存在的故障及其原因；采用C#.NET平台，结合Weka软件对算法进行具体实现。本发明的故障诊断方法及其实现方式具有故障诊断性能更高、诊断范围更广和算法健壮性、可解释性更强的优点。

公开(公告)号：CN103065008B8

公开(公告)日：2015-11-04

申请号：CN201210574801.X

申请日：2012-12-27

申请人： 中国人民解放军海军航空工程学院

发明人： 史贤俊 ,  王朕 ,  肖支才 ,  戴邵武 ,  张文广 ,  张树团 ,  秦亮

IPC分类号： G06F17/50

摘要： 本发明公开的基于2SD/VRC复合EHW的时序逻辑电路逆向设计方法(2SD：输入序列分解和输出序列分解；VRC：虚拟重构电路；EHW：电路进化)，可仅由输入输出序列实现多输入输出或器件连接关系不明时序逻辑电路的逆向设计。在线录取电路工作时的输入输出波形，获取输入输出序列。依据电路功能及信号定义对输入、输出序列进行分解，获得多个输入输出子序列对；对每对子序列以虚拟重构的电路模型为基础进行电路进化，获得其子电路模型；最后以获取的所有子电路模型为基础，对时序逻辑电路的输入输出序列进行复合电路进化，获得其电路模型，采用人工干预方式根据模型得到电路原理图，实现时序逻辑电路原理的逆向设计。该方法有效解决了引进电子设备时序逻辑电路输入输出较多或未知电路结构或器件不明或器件连接关系时进行电路原理逆向设计的难题。

公开(公告)号：CN103728551A

公开(公告)日：2014-04-16

申请号：CN201310034374.0

申请日：2013-01-30

申请人： 中国人民解放军海军航空工程学院

发明人： 史贤俊 ,  周绍磊 ,  廖剑 ,  肖支才 ,  戴邵武 ,  张文广 ,  王朕 ,  张树团 ,  秦亮

IPC分类号： G01R31/3163

摘要： 本发明公开了一种模拟电路的故障诊断方法及其实现方式。发明的内容分为三部分：(1)模拟电路故障特征信息提取；(2)故障分类器构造；(3)算法软件实现。该方法包括以下步骤：故障特征信息库的构造，采用信息熵最大原则，选取最优母小波，对被测电路的响应节点进行小波分解，提取被测电路的最优特征，利用主成分分析对故障特征进行降维；故障分类与智能诊断，根据获得的故障特征信息，利用多分类器级联模型和分类器集成技术构造故障诊断器辨识存在的故障及其原因；采用C#.NET平台，结合Weka软件对算法进行具体实现。本发明的故障诊断方法及其实现方式具有故障诊断性能更高、诊断范围更广和算法健壮性、可解释性更强的优点。

公开(公告)号：CN103065008A

公开(公告)日：2013-04-24

申请号：CN201210574801.X

申请日：2012-12-27

申请人： 中国人民解放军海军航空工程学院

发明人： 史贤俊 ,  王联 ,  肖支才 ,  戴邵武 ,  张文广 ,  张树团 ,  秦亮

IPC分类号： G06F17/50

摘要： 本发明公开的基于2SD/VRC复合EHW的时序逻辑电路逆向设计方法(2SD：输入序列分解和输出序列分解；VRC：虚拟重构电路；EHW：电路进化)，可仅由输入输出序列实现多输入输出或器件连接关系不明时序逻辑电路的逆向设计。在线录取电路工作时的输入输出波形，获取输入输出序列。依据电路功能及信号定义对输入、输出序列进行分解，获得多个输入输出子序列对；对每对子序列以虚拟重构的电路模型为基础进行电路进化，获得其子电路模型；最后以获取的所有子电路模型为基础，对时序逻辑电路的输入输出序列进行复合电路进化，获得其电路模型，采用人工干预方式根据模型得到电路原理图，实现时序逻辑电路原理的逆向设计。该方法有效解决了引进电子设备时序逻辑电路输入输出较多或未知电路结构或器件不明或器件连接关系时进行电路原理逆向设计的难题。