一种配合80C186CPU进行的浮点运算装置

    公开(公告)号:CN112527240B

    公开(公告)日:2023-11-14

    申请号:CN202011524517.2

    申请日:2020-12-22

    发明人: 李威 孙轶君 李倩

    IPC分类号: G06F7/485

    摘要: 本发明涉及一种配合80C186CPU进行的浮点运算装置,所述数据缓存单元,用于接收包含指令和数据的指令信息并缓存,发送数据至总线控制逻辑单元、加法器,发送指令至指令译码单元;所述总线控制单元,用于接收状态机的运算控制信号触发,控制加法器对数据的操作;所述指令译码单元,用于对指令进行译码,并发送至指令序列单元;所述指令序列单元,用于对指令进行排序构成指令序列,并发送至状态机;所述状态机,用于对指令序列进行编码,得到运算控制信号,发送至总线控制单元;所述加法器,用于根据运算控制信号分别进行指数加法运算和尾数加法运算。在本发明电路进行运算期间,80C186可取下一条其他指令予以执行,因而实现了并行工作。

    一种配合80C186CPU进行的浮点运算装置

    公开(公告)号:CN112527240A

    公开(公告)日:2021-03-19

    申请号:CN202011524517.2

    申请日:2020-12-22

    发明人: 李威 孙轶君 李倩

    IPC分类号: G06F7/485

    摘要: 本发明涉及一种配合80C186CPU进行的浮点运算装置,所述数据缓存单元,用于接收包含指令和数据的指令信息并缓存,发送数据至总线控制逻辑单元、加法器,发送指令至指令译码单元;所述总线控制单元,用于接收状态机的运算控制信号触发,控制加法器对数据的操作;所述指令译码单元,用于对指令进行译码,并发送至指令序列单元;所述指令序列单元,用于对指令进行排序构成指令序列,并发送至状态机;所述状态机,用于对指令序列进行编码,得到运算控制信号,发送至总线控制单元;所述加法器,用于根据运算控制信号分别进行指数加法运算和尾数加法运算。在本发明电路进行运算期间,80C186可取下一条其他指令予以执行,因而实现了并行工作。

    一种高压多电源域ESD保护电路
    5.
    发明公开

    公开(公告)号:CN117239699A

    公开(公告)日:2023-12-15

    申请号:CN202311156305.7

    申请日:2023-09-08

    IPC分类号: H02H9/00 H02H9/04 H02H9/02

    摘要: 本发明涉及一种高压多电源域ESD保护电路。对于多电源域的芯片,除了域内需要ESD保护设计,不同电源域间也需要ESD保护设计。包括高压电源域、低压电源域、逻辑电源域以及跨电源域的ESD保护电路设计。高压电源域包括电源线VB、地线VS和输出端口HO的ESD保护电路设计;低压电源域包括电源线VCC、地线COM和输出端口LO的ESD保护电路设计,逻辑电源域包括电源线VDD、地线VSS和输入端口HIN、LIN、SD的ESD保护电路设计以及高低压电源域之间的ESD保护电路设计,对于不同电源域是在高压电源域、低压电源域与逻辑电源域之间形成ESD保护网络,提高大电流泄放能力,从而对全芯片的电路进行保护。