-
公开(公告)号：CN103094476A
公开(公告)日：2013-05-08
申请号：CN201310018505.6
申请日：2013-01-18
摘要： 本发明提供一种相变合金材料的无损刻蚀方法，包括如下步骤：提供一半导体衬底；在该半导体衬底上形成相变合金材料层；在所述相变合金材料层的上表面形成刻蚀阻挡层；图形化所述刻蚀阻挡层，以使预设部分的相变合金材料层的表面暴露出来；使暴露出来的相变合金材料层的表面浸没于含有溴化氢与氦气的刻蚀气体中；将所述刻蚀气体激发成等离子体以刻蚀暴露出来的相变合金材料层至所述半导体衬底上。本发明的优点在于，采用了溴化氢的刻蚀气体，可以减少刻蚀过程中的侧向腐蚀，氦气作为惰性气体，可以避免引入氧气或氮气而导致的材料表面性能改变，从而获得清洁、平整、陡直且无侧壁损伤的相变合金材料图形。
-
公开(公告)号：CN103094476B
公开(公告)日：2016-01-20
申请号：CN201310018505.6
申请日：2013-01-18
摘要： 本发明提供一种相变合金材料的无损刻蚀方法，包括如下步骤：提供一半导体衬底；在该半导体衬底上形成相变合金材料层；在所述相变合金材料层的上表面形成刻蚀阻挡层；图形化所述刻蚀阻挡层，以使预设部分的相变合金材料层的表面暴露出来；使暴露出来的相变合金材料层的表面浸没于含有溴化氢与氦气的刻蚀气体中；将所述刻蚀气体激发成等离子体以刻蚀暴露出来的相变合金材料层至所述半导体衬底上。本发明的优点在于，采用了溴化氢的刻蚀气体，可以减少刻蚀过程中的侧向腐蚀，氦气作为惰性气体，可以避免引入氧气或氮气而导致的材料表面性能改变，从而获得清洁、平整、陡直且无侧壁损伤的相变合金材料图形。
-
公开(公告)号：CN101567421A
公开(公告)日：2009-10-28
申请号：CN200910052408.2
申请日：2009-06-02
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及一种柱状相变材料纳米阵列及其制备方法，可在亚微米CMOS标准工艺曝光技术基础上，通过利用反应离子刻蚀技术刻蚀修整光刻胶的方法，制备出柱状结构直径为50nm左右的柱状相变材料纳米阵列。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗，为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础。本发明不仅适用于制备相变存储器的相变材料纳米阵列，同样适用于制备其他电子器件特别是纳电子器件所需的纳米尺度的材料薄膜，具有很大的应用价值。
-
公开(公告)号：CN101567420A
公开(公告)日：2009-10-28
申请号：CN200910052407.8
申请日：2009-06-02
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L45/00
摘要： 本发明涉及一种相变存储器加热电极的制备方法，首先利用CVD技术在衬底上依次沉积SiO2/S3N4/SiO2介质层，接着使用亚微米CMOS标准工艺曝光技术在顶层SiO2上制备出直径为150～300nm的孔洞。之后，沉积S3N4100～200nm并刻蚀，连同一开始沉积的S3N4刻穿，在孔洞中形成出50～150nm厚的S3N4侧墙。最后，将S3N4侧墙作为硬掩膜把底层SiO2刻蚀完，利用CVD技术填入W、TiN等电极材料，并进行化学机械抛光停在底层SiO2上，形成直径100nm以下的柱状加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。
-
公开(公告)号：CN101572290B
公开(公告)日：2010-09-08
申请号：CN200910052406.3
申请日：2009-06-02
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及一种柱状纳米加热电极的制备方法，首先在衬底上沉积一层厚度为100nm～300nm的TiN薄膜，利用亚微米CMOS标准工艺曝光技术在TiN薄膜上形成直径为200nm～300nm的光刻胶图形，接着利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm左右，利用等离子刻蚀的技术刻蚀TiN薄膜，最后清洗光刻胶得到40nm～100nm的柱状纳米加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。
-
公开(公告)号：CN101494196B
公开(公告)日：2010-08-04
申请号：CN200910045929.5
申请日：2009-01-22
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供的低压低功耗、高密度相变存储器单元阵列的制备方法，其首先利用CVD技术在衬底上依次沉积第一介质材料层、相变材料层、第二介质材料层，然后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在已形成的结构上制备纳米图形，并利用RIE将其干法刻蚀成纳米柱状结构，接着再利用CVD技术在纳米柱状结构上沉积一绝缘层，并利用化学机械抛光技术将其磨平至所述第二介质材料层，接着利用CVD技术在已磨平的结构上沉积作为上电极材料的金属层，最后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在金属层上刻蚀形成纳米上电极图形以得到纳米相变存储单元阵列，如此可制备出100nm以下的高密度低功耗的纳米相变存储单元阵列。
-
公开(公告)号：CN101546728A
公开(公告)日：2009-09-30
申请号：CN200910050396.X
申请日：2009-04-30
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及一种纳米级柱状相变存储器单元阵列的制备方法，包括：在底电极材料衬底上沉积一层金属薄膜；利用亚微米CMOS标准工艺曝光技术，制备出光刻胶图形；利用反应离子刻蚀技术中O2气体，对光刻胶的形貌进行修整，将光刻胶直径调整到50nm左右；再用等离子刻蚀的技术刻蚀金属薄膜和相变材料的复合结构形成柱状结构；清洗光刻胶，即得纳米柱状电极形貌；沉积一层绝缘材料覆盖住上述结构，然后用化学机械抛光的方法抛平表面，停留在金属薄膜上；再沉积上电极材料，通过刻蚀的方法形成上电极图形，即得纳米级柱状相变存储器单元阵列。该方法不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。
-
公开(公告)号：CN101494196A
公开(公告)日：2009-07-29
申请号：CN200910045929.5
申请日：2009-01-22
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明提供的低压低功耗、高密度相变存储器单元阵列的制备方法，其首先利用CVD技术在衬底上依次沉积第一介质材料层、相变材料层、第二介质材料层，然后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在已形成的结构上制备纳米图形，并利用RIE将其干法刻蚀成纳米柱状结构，接着再利用CVD技术在纳米柱状结构上沉积一绝缘层，并利用化学机械抛光技术将其磨平至所述第二介质材料层，接着利用CVD技术在已磨平的结构上沉积作为上电极材料的金属层，最后利用90nm以下CMOS工艺标准曝光技术或电子束曝光技术在金属层上刻蚀形成纳米上电极图形以得到纳米相变存储单元阵列，如此可制备出100nm以下的高密度低功耗的纳米相变存储单元阵列。
-
公开(公告)号：CN115036417A
公开(公告)日：2022-09-09
申请号：CN202210480717.5
申请日：2022-04-19
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及一种低功耗相变存储器的制备方法。该制备方法包括：(1)在衬底上生长第一介质层，并形成圆柱状底电极；(2)在第一介质层上形成第二介质层，光刻和刻蚀形成纵向的沟槽1，(3)在沟槽1内形成“倒几字”型相变材料层，回刻蚀；(4)在形成的侧壁相变结构上生长第三电介质层，然后生长第四电介质层并填满沟槽1，抛光；(5)生长导电薄膜层，并通过光刻和刻蚀形成纵向条状导电线条；(6)生长第五电介质层，然后生长第六电介质层并填满导电线条之间的沟槽2，抛光；(7)圆孔1光刻和刻蚀，孔内填充导电材料，然后抛光，形成顶电极。该方法制备的相变材料层以片状形式存在，大大减小了相变材料的体积有利于功耗的降低。
-
公开(公告)号：CN103560205A
公开(公告)日：2014-02-05
申请号：CN201310539734.2
申请日：2013-11-04
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L45/00
摘要： 本发明提供一种相变存储结构及制作方法，包括如下步骤：于一衬底上形成一相变合金材料层；并在其上表面形成上电极作为刻蚀阻挡层；图形化所述刻蚀阻挡层及相变材料层；在表面涂布光阻并采用回刻蚀的技术将刻蚀至与上电极表面高度平齐；在图形表面形成一层电介质并采用光刻与刻蚀技术定义出电介质图形，使电介质在上电极表面悬出；在上述结构表面包覆一层电介质，同时形成中空结构；再次沉积一层电介质封盖上述的中空结构从而形成空气间隔；本发明的空气间隔，一方面增大相变单元间的热阻，减少器件操作中的热损失从而降低操作功耗，同时也可减少存储单元间的热串扰；另一方面具有空气间隔的存储器件可以降低导线间的寄生电容，以提高操作速度。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.039 秒)
