-
公开(公告)号：CN103094476B
公开(公告)日：2016-01-20
申请号：CN201310018505.6
申请日：2013-01-18
摘要： 本发明提供一种相变合金材料的无损刻蚀方法，包括如下步骤：提供一半导体衬底；在该半导体衬底上形成相变合金材料层；在所述相变合金材料层的上表面形成刻蚀阻挡层；图形化所述刻蚀阻挡层，以使预设部分的相变合金材料层的表面暴露出来；使暴露出来的相变合金材料层的表面浸没于含有溴化氢与氦气的刻蚀气体中；将所述刻蚀气体激发成等离子体以刻蚀暴露出来的相变合金材料层至所述半导体衬底上。本发明的优点在于，采用了溴化氢的刻蚀气体，可以减少刻蚀过程中的侧向腐蚀，氦气作为惰性气体，可以避免引入氧气或氮气而导致的材料表面性能改变，从而获得清洁、平整、陡直且无侧壁损伤的相变合金材料图形。
-
公开(公告)号：CN103094476A
公开(公告)日：2013-05-08
申请号：CN201310018505.6
申请日：2013-01-18
摘要： 本发明提供一种相变合金材料的无损刻蚀方法，包括如下步骤：提供一半导体衬底；在该半导体衬底上形成相变合金材料层；在所述相变合金材料层的上表面形成刻蚀阻挡层；图形化所述刻蚀阻挡层，以使预设部分的相变合金材料层的表面暴露出来；使暴露出来的相变合金材料层的表面浸没于含有溴化氢与氦气的刻蚀气体中；将所述刻蚀气体激发成等离子体以刻蚀暴露出来的相变合金材料层至所述半导体衬底上。本发明的优点在于，采用了溴化氢的刻蚀气体，可以减少刻蚀过程中的侧向腐蚀，氦气作为惰性气体，可以避免引入氧气或氮气而导致的材料表面性能改变，从而获得清洁、平整、陡直且无侧壁损伤的相变合金材料图形。
-
公开(公告)号：CN102386067B
公开(公告)日：2013-12-18
申请号：CN201010271287.3
申请日：2010-08-31
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/20 , H01L21/205
CPC分类号： C30B25/186 , C30B23/025 , C30B25/02 , C30B29/06 , H01L21/02381 , H01L21/02532 , H01L21/02576 , H01L21/0262 , H01L21/02661
摘要： 本发明涉及了一种有效抑制自掺杂效应的外延生长方法，其首先清除含有重掺杂埋层区域的半导体衬底和待使用的反应腔室内壁的杂质，然后将半导体衬底载入被清洗过的反应腔室，在真空条件下对其进行预烘烤，以去除所述半导体衬底表面的湿气及氧化物，随后抽出半导体衬底表面被解吸附的掺杂原子，接着在高温和低气体流量条件下，在已抽出掺杂原子的所述半导体衬底表面生长第一本征外延层；然后在低温和高气体流量条件下，在已生长有本征外延层的结构表面继续生长所需厚度的第二外延层，最后冷却载出硅片。该方法能够抑制半导体衬底外延生长过程中的自掺杂效应，从而确保周边电路区器件的性能，以增加器件的可靠性。
-
公开(公告)号：CN102412179B
公开(公告)日：2013-07-17
申请号：CN201010289920.1
申请日：2010-09-21
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/762 , H01L45/00
CPC分类号： H01L21/76205 , H01L21/76224 , H01L27/0814
摘要： 本发明公开了一种双浅沟道隔离的外延二极管阵列的制备方法，该方法首先在衬底上形成重掺杂的第一导电类型区域和高掺杂的第二导电类型区域，生长外延层，然后通过深沟道刻蚀形成二极管阵列字线间的隔离和垂直于深沟道方向的浅沟道刻蚀形成位线间的隔离，最后在深沟道和浅沟道隔离围成的区域通过离子注入的方法形成独立的二极管阵列单元。本发明还提出了基于上述双浅沟道隔离的外延二极管阵列的相邻字线和位线间串扰电流的抑制方法。本发明可用于二极管驱动的高密度大容量存储器，如相变存储器、电阻存储器、磁性存储器和铁电存储器等；其方法与传统的CMOS工艺完全兼容，二极管阵列在外围电路形成之前完成，其热制程不会造成外围电路的漂移，解决了实现高密度、大容量、嵌入式相变存储器的技术难题。
-
公开(公告)号：CN101567420B
公开(公告)日：2010-12-29
申请号：CN200910052407.8
申请日：2009-06-02
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L45/00
摘要： 本发明涉及一种相变存储器加热电极的制备方法，首先利用CVD技术在衬底上依次沉积SiO2/Si3N4/SiO2介质层，接着使用亚微米CMOS标准工艺曝光技术在顶层SiO2上制备出直径为150～300nm的孔洞。之后，沉积Si3N4100～200nm并刻蚀，连同一开始沉积的Si3N4刻穿，在孔洞中形成出50～150nm厚的Si3N4侧墙。最后，将Si3N4侧墙作为硬掩膜把底层SiO2刻蚀完，利用CVD技术填入W、TiN等电极材料，并进行化学机械抛光停在底层SiO2上，形成直径100nm以下的柱状加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。
-
公开(公告)号：CN101572290A
公开(公告)日：2009-11-04
申请号：CN200910052406.3
申请日：2009-06-02
申请人： 中国科学院上海微系统与信息技术研究所
摘要： 本发明涉及一种柱状纳米加热电极的制备方法，首先在衬底上沉积一层厚度为100nm～300nm的TiN薄膜，利用亚微米CMOS标准工艺曝光技术在TiN薄膜上形成直径为200nm～300nm的光刻胶图形，接着利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm左右，利用等离子刻蚀的技术刻蚀TiN薄膜，最后清洗光刻胶得到40nm～100nm的柱状纳米加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。
-
公开(公告)号：CN101807545B
公开(公告)日：2013-04-24
申请号：CN201010130588.4
申请日：2010-03-22
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/8222 , H01L21/329 , H01L21/324 , H01L21/82
摘要： 本发明提供一种二极管及电阻转换存储器的制造方法，其中的单晶硅的制备是通过在特定金属上沉积多晶硅薄膜，采用退火工艺，利用特定金属对多晶硅结晶的诱导作用，在较低温度下使多晶硅薄膜结晶形成单晶硅，随后采用半导体工艺制造二极管阵列及基于该种二极管的电阻转换存储器。本发明的特点在于可在较低的温度下制造二极管，且能在多层堆叠的集成电路中获得应用。
-
公开(公告)号：CN102386067A
公开(公告)日：2012-03-21
申请号：CN201010271287.3
申请日：2010-08-31
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L21/20 , H01L21/205
CPC分类号： C30B25/186 , C30B23/025 , C30B25/02 , C30B29/06 , H01L21/02381 , H01L21/02532 , H01L21/02576 , H01L21/0262 , H01L21/02661
摘要： 本发明涉及了一种有效抑制自掺杂效应的外延生长方法，其首先清除含有重掺杂埋层区域的半导体衬底和待使用的反应腔室内壁的杂质，然后将半导体衬底载入被清洗过的反应腔室，在真空条件下对其进行预烘烤，以去除所述半导体衬底表面的湿气及氧化物，随后抽出半导体衬底表面被解吸附的掺杂原子，接着在高温和低气体流量条件下，在已抽出掺杂原子的所述半导体衬底表面生长第一本征外延层；然后在低温和高气体流量条件下，在已生长有本征外延层的结构表面继续生长所需厚度的第二外延层，最后冷却载出硅片。该方法能够抑制半导体衬底外延生长过程中的自掺杂效应，从而确保周边电路区器件的性能，以增加器件的可靠性。
-
公开(公告)号：CN102332530A
公开(公告)日：2012-01-25
申请号：CN201010225613.7
申请日：2010-07-13
申请人： 中国科学院上海微系统与信息技术研究所
IPC分类号： H01L45/00
摘要： 本发明涉及一种具有侧壁加热电极与相变材料的存储器单元及制备方法，该存储器单元包括衬底、位于衬底上的第一绝缘层、位于第一绝缘层上的下电极、位于下电极之上的加热电极、位于加热电极上的相变材料层、位于相变材料层上的上电极；其加热电极为侧壁结构，相变材料层也为侧壁结构，并且所述相变材料层与所述加热电极相交，它们的夹角在30度到150度之间。制备时，通过在绝缘材料中开设沟槽，在沟槽中制备薄膜，然后去除多余材料保留沟槽侧壁上的薄膜从而形成侧壁结构。本发明的加热电极和相变材料采用相交的纳米侧壁结构，使它们的接触面非常小，从而达到降低器件单元操作电流、降低功耗和增加器件可靠性的目的。
-
-
-
-
-
-
-
-
-
搜索结果
72 条记录 (耗时 0.081 秒)
