基于局部-全局学习的脉冲神经网络动态目标检测方法

    公开(公告)号:CN118821871A

    公开(公告)日:2024-10-22

    申请号:CN202410923355.1

    申请日:2024-07-10

    发明人: 李婷婷 陈亮

    摘要: 本公开提供了一种基于局部‑全局学习的脉冲神经网络动态目标检测方法,包括:建立神经形态标准数据集和神经形态少样本数据集;构建多尺度注意力特征融合的深度脉冲神经网络作为教师网络,并利用神经形态标准数据集对教师网络进行训练,以使教师网络学习全局知识;构建浅层脉冲神经网络作为学生网络,并利用神经形态少样本数据集和训练好的教师网络通过知识蒸馏方式指导学生网络进行训练,以使学生网络学习局部知识;利用训练好的学生网络进行动态目标检测。本公开针对少样本复杂现实环境,设计适用于深层脉冲神经网络的知识蒸馏方法,对学生网络进行指导优化,利用学生网络作为现实环境下动态目标检测的模型进行动态目标的快速识别。

    稀疏数据的查询方法、装置、设备和计算机可读存储介质

    公开(公告)号:CN115658730B

    公开(公告)日:2024-02-13

    申请号:CN202211146454.0

    申请日:2022-09-20

    摘要: 本发明提供一种稀疏数据的查询方法、装置、设备和计算机可读存储介质,涉及电子信息技术领域,该方法包括:获取待查询数据的索引地址和原始稀疏数据的一级索引表以及二级索引表;一级索引表用于存储原始稀疏数据中每一个数的一级索引值,一级索引值用于表征对应的数是否为零,二级索引表用于存储二级索引值;基于索引地址和一级索引表确定待查询数据对应的目标一级索引值,并基于目标一级索引值、一级索引表以及二级索引表确定目标存储地址;基于目标存储地址从数据存储器中获取索引地址对应的目标查询数据,以解决如何节省存储空间以及提高稀疏数据的查询效率的技术问题。

    物体检测方法、装置及存储介质
    3.
    发明公开

    公开(公告)号:CN116758331A

    公开(公告)日:2023-09-15

    申请号:CN202310530132.4

    申请日:2023-05-11

    摘要: 本申请提供一种物体检测方法、装置及存储介质。该物体检测方法包括:确定目标场景的神经形态数据;输入所述神经形态数据至物体检测模型,获得物体检测结果;其中,所述物体检测模型是基于注意力机制优化脉冲神经网络模型得到的。本申请实施例提供的物体检测方法、装置及存储介质,引入时间注意力机制和通道注意力机制构建多维度注意力融合的脉冲神经网络模型,基于该脉冲神经网络模型进行物体检测,实现了动态视觉传感器获取物体的高精度识别以及低能耗检测。

    一种可重构神经网络处理器

    公开(公告)号:CN113240074A

    公开(公告)日:2021-08-10

    申请号:CN202110407002.2

    申请日:2021-04-15

    IPC分类号: G06N3/04 G06N3/063 G06F9/38

    摘要: 本发明提供一种可重构神经网络处理器,所述处理器包括指令编译模块、模型映射模块、计算阵列控制模块和计算阵列;所述指令编译模块用于将待运行的各神经网络应用程序编译为网络运算指令;所述模型映射模块用于匹配网络运算指令对应的微操作码,并通过索引所述微操作码将对应神经网络应用程序映射到所述计算阵列,得到各神经网络应用程序在所述计算阵列上的计算单元集合;所述计算阵列控制模块用于控制各计算单元集合针对对应神经网络应用程序的读写和计算。本发明提供的处理器,实现支持多个神经网络的并行加速计算以及多个神经网络的协同计算,提高计算资源的利用率和神经网络并行处理能力。

    基于动态视觉传感器的高速运动目标检测跟踪方法

    公开(公告)号:CN112184760A

    公开(公告)日:2021-01-05

    申请号:CN202011091863.6

    申请日:2020-10-13

    IPC分类号: G06T7/223 G06N3/04

    摘要: 本发明属于计算机视觉技术领域,具体涉及一种基于动态视觉传感器的高速运动目标检测跟踪方法,旨在解决高速运动目标检测跟踪方法存在高冗余、高延迟、高噪声以及检测跟踪精度差的问题。本系统方法包括获取目标场景中各高速运动目标当前帧的地址事件数据流,作为输入数据;通过脉冲神经网络对输入数据进行去噪、最大池化处理,并将设定染色核滑动扫描所有子区域,获取染色表信息,作为第一信息;通过预测器得到当前帧预测的染色表信息,作为第二信息;通过预设的更新方法对第一信息、第二信息进行更新;输出最终获取的待追踪的高速运动目标的染色表信息。本发明降低了数据的冗余量、传输延迟、存在噪声的问题,提高了检测跟踪的精度。

    应用于神经网络的卷积计算装置及方法

    公开(公告)号:CN108537330A

    公开(公告)日:2018-09-14

    申请号:CN201810194142.4

    申请日:2018-03-09

    发明人: 陈亮 刘丽

    IPC分类号: G06N3/063 G06N3/04

    摘要: 本发明属于数字信号处理领域,具体涉及一种应用于神经网络的卷积计算装置及方法。旨在解决卷积计算过程中资源消耗大、读入数据利用率低的问题。具体为:对输入数据矩阵按行处理,每两行数据逐列串行输入到乘累加器阵列做乘累加运算;乘累加器阵列依据卷积核维度(M2,N2)进行部署,可并行处理2×M2×N2次乘法运算;利用卷积运算规律,使两组乘累加器阵列移位相加,加速数据运算。本发明挖掘计算过程中的并行性提高系统计算效率;同时复用输入数据,计算结果直接进入池化单元,可减少数据读写;仅需要一个行缓冲空间,资源需求小;可实现不同维数卷积计算,具有计算灵活性、普适性、高效性以及低功耗特性。

    基于多神经网络融合的类脑计算系统及指令集的执行方法

    公开(公告)号:CN111325321B

    公开(公告)日:2023-08-29

    申请号:CN202010091024.8

    申请日:2020-02-13

    摘要: 本发明属于类脑计算领域,具体涉及一种基于多神经网络融合的类脑计算系统及指令集的执行方法,旨在解决现有类脑计算系统无法实现深度神经网络和脉冲神经网络并行融合计算的问题。本系统用于对深度神经网络、脉冲神经网络进行并行运算,其包括局部紧耦合计算簇、PCIE接口、内部数据总线;各局部紧耦合计算簇之间通过内部数据总线电性连接,用于对深度神经网络或脉冲神经网络进行运算,由N×N个神经元引擎NE组成,各NE共用一个神经元缓冲区;NE用于对神经元模型数据进行矩阵运算和向量运行算;PCIE接口与计算机主板PCIE插槽匹配,用于类脑计算系统与外部设备的数据交互。本发明实现了深度神经网络和脉冲神经网络的并行运算。

    神经网络计算处理模型
    8.
    发明公开

    公开(公告)号:CN109117946A

    公开(公告)日:2019-01-01

    申请号:CN201810742934.0

    申请日:2018-07-09

    发明人: 陈亮

    IPC分类号: G06N3/063 G06N3/04

    摘要: 本发明涉及类脑计算技术领域,具体提供了一种神经网络计算处理模型,旨在解决在不增加新网络结构的情况下,如何扩展人工神经网络可执行算法的技术问题。为此目的,本发明中的向量计算模块可以对操作数据进行多级乘累加计算,来模拟不同的神经网络结构。标量计算模块可以基于预设的数据运算方法,对操作数据进行相应计算。激活函数模块可以根据预设的激活函数计算策略、向量计算模块的计算结果和标量计算模块的计算结果,模拟相应激活函数计算,来实现相应神经网络的计算(如卷积神经网络、全连接神经网络或脉冲神经网络)。基于上述结构,本发明无需对神经网络计算处理模型进行网络拓展,即可实现不同类型神经网络的计算。

    一种脉冲神经网络的片上网络通信方法以及片上网络

    公开(公告)号:CN118474053A

    公开(公告)日:2024-08-09

    申请号:CN202410690201.2

    申请日:2024-05-30

    摘要: 本公开提供了一种脉冲神经网络的片上网络通信方法以及片上网络,本公开采用源神经元与目标区域之间的最短距离传播并统一了全局广播、小区广播和点对点传播,有效简化了路由算法和计算过程,降低路由逻辑复杂度和片上网络延迟;并且,采用目的驱动为主的数据包转发方法,将是否接收数据包的事件数据的逻辑判断放在接收端节点中,使得传播的数据包可以是固定大小,在传输过程中省去查找路由表的过程,有效减少了路由表存储容量,灵活处理广播通信的接收判定;与此同时,本公开实施例将多种类型的数据包采用统一的字段格式,简化了路由器处理数据包的逻辑,进而减少数据包经过路由器所产生的延迟。

    一种基于指令集的众核类脑处理器及工作方法

    公开(公告)号:CN118278479A

    公开(公告)日:2024-07-02

    申请号:CN202410449437.7

    申请日:2024-04-15

    发明人: 陈亮 李千鹏

    IPC分类号: G06N3/065 G06N3/10

    摘要: 本发明涉及一种基于指令集的众核类脑处理器及工作方法,属于电子信息技术领域,本发明的众核类脑处理器包括4个方向的LVDS接口和数据代理单元、m#imgabs0#n个路由器组成的2‑D mesh片上网络,每个路由器和1个皮质柱核心进行连接,一个皮质柱核心由1个调度核心和神经元簇组成,一个神经元簇包括多个神经元核心。本发明能够加速稀疏权重的查找,以事件驱动的计算模式降低处理器运行功耗,同时能够通过指令的形式支持多种神经元模型、突触模型和片上学习算法,能够满足未来不断发展的模型需求,助力脑仿真与类脑脉冲神经网路模型的灵活部署,支持类脑智能高能效加速计算。