-
公开(公告)号：CN118133760A
公开(公告)日：2024-06-04
申请号：CN202410232643.2
申请日：2024-02-29
申请人： 中国科学院计算技术研究所
IPC分类号： G06F30/392
摘要： 本发明提出一种芯粒互联接口自动化设计方法和装置，包括：获取芯粒系统的设计目标；根据该设计目标，调整芯粒互联接口的网表模板，生成符合该设计目标的设计网表；根据该设计网表中各功能模块的属性，区分该设计网表中数字电路部分与模拟电路部分；通过数字集成电路布局布线工具，生成该数字电路部分的数字电路版图；使用模拟集成电路布局布线自动工具，生成该模拟电路部分的模拟电路版图；通过设定芯粒互联接口，合并该数字电路版图与该模拟电路版图，得到该设计目标下的最终电路版图。本发明能够自动合并这些版图，生成一个完整、高效、准确的芯粒互联接口。
-
公开(公告)号：CN117827560A
公开(公告)日：2024-04-05
申请号：CN202311700750.5
申请日：2023-12-12
申请人： 中国科学院计算技术研究所
IPC分类号： G06F11/22
摘要： 提供一种芯片接口及其测试方法，该芯片接口包括：输入端口，用于接收来自外部测试路径的伪随机二进制PRBS测试序列；测试序列对比模块，用于将所述输入端口接收的所述PRBS测试序列与所述测试序列对比模块中的标准序列进行对比，并输出比较结果；测试序列生成模块，用于生成PRBS测试序列；输出端口，用于将所述测试序列生成模块生成的PRBS测试序列输出至外部测试路径。
-
公开(公告)号：CN116089080A
公开(公告)日：2023-05-09
申请号：CN202310013486.1
申请日：2023-01-05
申请人： 中国科学院计算技术研究所
IPC分类号： G06F9/50 , G06T1/20 , G06N3/0464
摘要： 本发明提供了一种多视觉任务加速器和多视觉任务处理的控制方法，所述视觉任务是指利用卷积神经网络对输入的图像进行处理的任务，每个图像卷积神经网络包括至少一个卷积层，该加速器包括：用于执行卷积层的卷积运算的计算阵列；用于响应于一个或者多个视觉任务的加速计算请求，控制计算阵列执行一个视觉任务对应的卷积运算或者在计算阵列执行单个视觉任务对应的卷积运算存在空闲计算资源时将计算阵列分为至少两个区域以同时执行多个视觉任务中的至少两个视觉任务对应的卷积运算的控制器。
-
公开(公告)号：CN115423083A
公开(公告)日：2022-12-02
申请号：CN202211126536.9
申请日：2022-09-16
申请人： 中国科学院计算技术研究所
摘要： 一种双调度模式的神经网络加速器，所述加速器包括矩阵运算阵列、池化单元、激活单元，所述加速器还包括阵列切换模块、双调度缓存模块、辅助运算模块，其中：所述阵列切换模块用于控制矩阵运算阵列中子运算单元的之间的连接方式以实现矩阵运算阵列的阵列模式切换、控制双调度缓存模块缓存数据和传输数据的方式、以及控制辅助运算模块执行辅助运算；所述双调度缓存模块用于按照加速器对应的调度模式缓存从外部存储介质获取待处理的神经网络数据以及按照对应的调度模式将数据传输给矩阵运算阵列；所述辅助运算模块用于基于阵列切换控制模块的控制对矩阵运算阵列在串行阵列模式下执行运算后的结果进行加法计算。
-
公开(公告)号：CN112132273B
公开(公告)日：2022-11-29
申请号：CN202010999529.4
申请日：2020-09-22
申请人： 中国科学院计算技术研究所
IPC分类号： G06N3/063
摘要： 本发明提供了一种计算装置、处理器、电子设备和计算方法，其中，计算装置包括：逻辑运算单元、匹配单元和存储单元；所述匹配单元将接收的三值形式的计算元素匹配为二值形式的计算元素输出给所述逻辑运算单元；所述逻辑运算单元包括与或非门运算单元，所述与或非门运算单元对接收的二值形式的计算元素执行与或非逻辑运算，获得二值形式的计算结果，其中，所述计算元素包括特征值和对应的权重值；所述存储单元将完成运算的所述二值形式的计算结果转换为三值形式的计算结果并存储。本发明可以实现同时处理二值神经网络和三值神经网路。
-
公开(公告)号：CN118350337A
公开(公告)日：2024-07-16
申请号：CN202410460021.5
申请日：2024-04-17
申请人： 中国科学院计算技术研究所
IPC分类号： G06F30/392 , G06F30/394 , G06F30/398 , G06F115/08
摘要： 本发明实施例提供了一种芯粒系统的设计方法，包括：步骤S1、对一组设计核图进行芯粒化，得到一组芯粒系统和一组芯粒模板，每个芯粒系统包括多个芯粒实例及其之间的通信关系构成的芯粒间通信图，每个芯粒实例采用所述一组芯粒模板中的一种芯粒模板构建；步骤S2、为所述一组芯粒系统中的每个所述芯粒系统的芯粒实例的空间布局进行布局规划，得到一组优化布局；步骤S3、根据所述一组优化布局、一组芯粒模板、一组芯粒间通信图、用户指定的各芯粒模板的设计参数、预设的优化目标和预设的多个约束，确定一组芯粒模板和一组芯粒系统的设计结果。
-
公开(公告)号：CN116627894B
公开(公告)日：2023-10-20
申请号：CN202310893529.X
申请日：2023-07-20
申请人： 之江实验室 , 中国科学院计算技术研究所
IPC分类号： G06F15/78
摘要： 本申请涉及一种介质访问控制层、通信方法和系统，其中，介质访问控制层包括：数据链路协议桥模块，用于建立所述片内通信接口和所述片间通信接口之间的逻辑数据链路；介质访问控制器模块，用于将所述片内通信接口数据编码为所述片间通信接口的规格所对应的帧数据，并将所述帧数据传输至所述片间通信接口；配置模块，用于接收并解析所述数据链路协议桥模块传输的配置包，以配置所述片间通信接口。本申请解决了介质访问控制层无法兼容市面上的各种不同规格的片间通信接口，导致无法复用的问题。
-
公开(公告)号：CN116090531A
公开(公告)日：2023-05-09
申请号：CN202310072085.3
申请日：2023-01-13
申请人： 中国科学院计算技术研究所
IPC分类号： G06N3/067 , G06N3/0464
摘要： 本发明提供了一种能对非极大值抑制处理加速的神经网络加速器，所述加速器包括非极大值抑制模块，其中，所述非极大值抑制模块包括：候选边框输入单元，其用于在每种预测类别下按类别置信度由高到低的顺序输入需要进行非极大值抑制处理的候选的边框；边框存储单元，其用于存储候选边框单元输入的首个边框以及新目标的边框；边框交并比运算单元，其用于进行交并比运算以得到交并比值；交并比对比单元，其用于将边框交并比运算单元获得的交并比值与预设的交并比阈值进行对比以确定当前输入的边框是否为新目标的边框；边框处理单元，其用于将新目标的边框作为满足预定要求的边框存入边框存储单元，并通知候选边框输入单元输入下一个候选的边框。
-
公开(公告)号：CN112132272A
公开(公告)日：2020-12-25
申请号：CN202010999082.0
申请日：2020-09-22
申请人： 中国科学院计算技术研究所
IPC分类号： G06N3/063
摘要： 本发明提供了一种神经网络的计算装置、处理器和电子设备，其中，计算装置包括：逻辑运算电路和通路选择模块；所述通路选择模块，用于根据接收的神经网络中的计算元素所占用的位宽控制所述逻辑运算电路包括的多个计算电路中的一个计算电路导通；所述逻辑运算电路，用于基于所述导通的计算电路对所述计算元素进行运算，获得所述计算元素对应的计算结果。通过根据计算元素占用的位宽不同，控制逻辑运算电路导通不同的计算电路，实现可对不同位宽的计算元素进行计算，应用到神经网络的计算中，可实现对二值神经网络和三值神经网络的计算，实现了对二值神经网络和三值神经网络的运算加速。
-
公开(公告)号：CN118246509A
公开(公告)日：2024-06-25
申请号：CN202410385647.4
申请日：2024-04-01
申请人： 中国科学院计算技术研究所
摘要： 本发明提供了一种计算模块，包括一个多路分配器、一个与门和一个移位寄存器；其中所述多路分配器用于选择并传输1比特至与门的一个输入端，所述与门将从多路分配器接收到的比特值与待计算数据的一个比特值进行乘法运算，所述移位寄存器对获得的运算结果执行位移。本发明提供了一个对数据可实现比特级调整的神经网络处理单元，细粒度的调整计算位宽与传输模式，使包含该处理单元的处理器可在神经网络不同层采用不同的数据精度参与计算，在保证计算精度的前提下，提高了处理速度，减少了片上存储量，降低了能量损耗。
-
-
-
-
-
-
-
-
-
搜索结果
27 条记录 (耗时 0.031 秒)
