基于状态跳转的多核处理器的复位系统设计

    公开(公告)号:CN115793822A

    公开(公告)日:2023-03-14

    申请号:CN202211548258.6

    申请日:2022-12-05

    IPC分类号: G06F1/24

    摘要: 本发明涉及集成电路复位技术领域,特别涉及基于状态跳转的多核处理器的复位系统设计,包括复位自动释放模块、复位组合模块、复位状态机模块和时钟关断模块。其中复位自动释放模块包括滤波电路、复位同步模块、边沿检测模块、复位延时模块和复位释放模块;滤波电路支持复位滤波功能;复位同步模块用于解决跨时钟域可能出现的亚稳态问题;边沿检测模块检测输入复位信号的解复位时刻;复位延时模块用于配置复位保持时间;复位释放模块支持复位自动释放功能。本复位系统设计使多核处理器复位系统更加稳定可靠,通过各种参数配置可以兼容多种处理器的复位要求。

    扰乱超标量处理器推测执行Spectre攻击的方法

    公开(公告)号:CN117077152B

    公开(公告)日:2024-01-23

    申请号:CN202311344301.1

    申请日:2023-10-18

    IPC分类号: G06F21/57 G06F21/56

    摘要: 本发明涉及处理器信息安全技术领域,具体涉及扰乱超标量处理器推测执行Spectre攻击的方法。包括如下步骤:步骤一:代码检测标记;对待输入源码进行代码检测,检测出可能存在的推测执行旁路,并进行标记;步骤二:筛选分支关闭;对步骤一标记的可能存在推测执行旁路处,筛选出特定的分支指令,关闭该处的分支预测单元,同时进行二次标记;步骤三:增大访问延时;去除步骤一标记中的二次标记,对其所剩余标记处,检测分支指令之后的特定指令,增大其Dcache的访问延时。本发明是面向超标量处理器推测执行部分设计,扰乱了spectre攻击,使其失效,保证了数据的安全性。

    一种用于多核cpu处理器中复位跳转状态的验证方法

    公开(公告)号:CN115981932A

    公开(公告)日:2023-04-18

    申请号:CN202211576213.X

    申请日:2022-12-09

    IPC分类号: G06F11/22 G06F11/26

    摘要: 本发明涉及多核处理器技术领域,特别涉及一种用于多核cpu处理器中复位跳转状态的验证方法,能够检测到输入复位信号的变化,并判断此时是复位还是置位,检测其对应输出信号的单次或多次跳变是否正确,设置各信号独立错误标志,统一输出错误警告,若有多次测试错误,则重复多次输出警告。通过异或的方法判断出现变化的具体bit,从而确定具体复位信号。通过特定的地址确定复位信号发生变化,通过设置标志信号,规避第一次上电产生的变化。针对复位置位会产生不同跳转状态,不同信号复位所带来各不相同的信号跳转,为检测各复位置位跳转状态是否正确,即时输出跳转状态,若有错误则即时输出错误信息。

    一种处理器指令预取和指令解析设计系统

    公开(公告)号:CN114637537A

    公开(公告)日:2022-06-17

    申请号:CN202210384173.2

    申请日:2022-04-13

    IPC分类号: G06F9/38 G06F9/30

    摘要: 本发明涉及一种处理器指令预取和指令解析设计系统,包括指令存储模块、指令解析模块、指令拼接模块和指令预取模块,指令存储模块可以针对模块中的寄存器状态和指令解析模块的解析结果,对当前的指令进行连续存储;所述的指令解析模块可以解析出当前指令的位宽及其排列情况,并且可以解析出当前指令是否是分支指令;所述的指令拼接模块可以连续且无气泡的对指令进行拼接;所述的指令预取模块可以依据当前指令的地址否处于满足条件指令cacheblock的边界,若处于满足条件指令cacheblock的边界,那么执行预取功能。本发明所述的设计系统,利用软件预取是指在编译时由编译器编入预取指令,提前加载下一级缓存中的数据,且兼容32bit指令以及16bit指令。

    扰乱超标量处理器推测执行Spectre攻击的方法

    公开(公告)号:CN117077152A

    公开(公告)日:2023-11-17

    申请号:CN202311344301.1

    申请日:2023-10-18

    IPC分类号: G06F21/57 G06F21/56

    摘要: 本发明涉及处理器信息安全技术领域,具体涉及扰乱超标量处理器推测执行Spectre攻击的方法。包括如下步骤:步骤一:代码检测标记;对待输入源码进行代码检测,检测出可能存在的推测执行旁路,并进行标记;步骤二:筛选分支关闭;对步骤一标记的可能存在推测执行旁路处,筛选出特定的分支指令,关闭该处的分支预测单元,同时进行二次标记;步骤三:增大访问延时;去除步骤一标记中的二次标记,对其所剩余标记处,检测分支指令之后的特定指令,增大其Dcache的访问延时。本发明是面向超标量处理器推测执行部分设计,扰乱了spectre攻击,使其失效,保证了数据的安全性。

    一种混合型分支方向预测方法
    6.
    发明公开

    公开(公告)号:CN114780150A

    公开(公告)日:2022-07-22

    申请号:CN202210458215.2

    申请日:2022-04-28

    IPC分类号: G06F9/38

    摘要: 本发明涉及处理器技术领域,具体涉及一种混合型分支方向预测方法,在预测是否对目标分支指令执行跳转操作时,首先通过采集三个通路中不同状态机的预测结果对该通路进行训练,然后在BTB内为各个通路增加训练计数器域,当再次执行到某条分支指令时,通过BTB中计数器的值判断哪个通路中的子状态机对该指令具有更好的预测准确度,进而选择该通路提供的预测结果作为最终的分支预测结果。此外,为了避免通路中对应的计数器具有相等的值,导致无法判断使用哪条通路的预测结果,额外引入了具有优先级的预测算法。这提高了分支预测的准确度并有较低的硬件开销。