-
公开(公告)号：CN116205244B
公开(公告)日：2023-08-11
申请号：CN202310501917.9
申请日：2023-05-06
申请人： 中科亿海微电子科技(苏州)有限公司
摘要： 本发明提供一种数字信号处理结构包括：与所述输入寄存单元相连接的乘法运算单元，用于进行普通乘法运算和双倍低位宽乘法运算；与所述乘法运算单元相连接的加法器，用于对所述乘法运算单元的运算结果进行相加处理；与所述加法器相连接的加法输出寄存器，用于寄存相加处理得到的运算结果；与所述加法输出寄存器相连接的数据截取单元，用于在双倍乘加或乘累加模式下对四组乘加的结果进行截取，补充相应的符号位并输出；其中，所述乘法运算单元包括四组18位宽的乘法器。该数字信号处理结构在不增加乘法器数目的情况下可支持双倍低位宽操作数乘加运算及乘累加运算，运行效率更高，优化了资源利用率。
-
公开(公告)号：CN116205244A
公开(公告)日：2023-06-02
申请号：CN202310501917.9
申请日：2023-05-06
申请人： 中科亿海微电子科技(苏州)有限公司
摘要： 本发明提供一种数字信号处理结构包括：与所述输入寄存单元相连接的乘法运算单元，用于进行普通乘法运算和双倍低位宽乘法运算；与所述乘法运算单元相连接的加法器，用于对所述乘法运算单元的运算结果进行相加处理；与所述加法器相连接的加法输出寄存器，用于寄存相加处理得到的运算结果；与所述加法输出寄存器相连接的数据截取单元，用于在双倍乘加或乘累加模式下对四组乘加的结果进行截取，补充相应的符号位并输出；其中，所述乘法运算单元包括四组18位宽的乘法器。该数字信号处理结构在不增加乘法器数目的情况下可支持双倍低位宽操作数乘加运算及乘累加运算，运行效率更高，优化了资源利用率。
-
公开(公告)号：CN115565596A
公开(公告)日：2023-01-03
申请号：CN202211507344.2
申请日：2022-11-29
申请人： 中科亿海微电子科技(苏州)有限公司 , 西安邮电大学
摘要： 本发明提供了一种对FinFET存储器故障的测试方法及装置，通过对FinFET功能故障类型分别进行分析，得到分别针对每个故障类型的充要条件，将包含充要条件尽可能多且时间复杂度更低的检测序列作为推导出的算法。本申请的算法，复杂度低，故障覆盖率达91.7%。且基于检测序列算法所提供的内建自测试电路，因算法中March元素M2(M3)和M4(M5)地址顺序相同，读写值相反；M2(M4)和M3(M5)的读写值相同，地址顺序相反，从而Mbist电路结构简单，占据系统的逻辑资源少，在实现高故障覆盖率的同时实现了测试速度快、检测成本低的目标，为实现FinFET存储器大批量量产提供了可靠的良率保障。
-
公开(公告)号：CN115658414A
公开(公告)日：2023-01-31
申请号：CN202211705716.2
申请日：2022-12-29
申请人： 中科亿海微电子科技(苏州)有限公司
IPC分类号： G06F11/26
摘要： 本发明提供了一种基于RISC‑V架构处理器核的功能验证方法及平台，通过在处理器核上加载了Tracer部件，使得在处理器核上输入机器码进行仿真时，可以有效的跟踪指令地址、指令、通用寄存器、控制状态寄存器等用于比对的信息，进而与处理器模拟器生成的模拟仿真文件进行比对。通过追溯比较时发生错误指令的功能模块实现位置，即可逐步排查设计中出现的问题，相较于传统方法通过观察波形查找错误原因，本发明可以精准地定位错误，便于设计者修改错误，极大地提高了验证效率。
-
-
-
搜索结果
4 条记录 (耗时 0.032 秒)
