-
公开(公告)号：CN112887014A
公开(公告)日：2021-06-01
申请号：CN202110109360.5
申请日：2021-01-27
IPC分类号： H04B7/185 , H04L12/801
摘要： 本申请公开了一种卫星链路的拥塞控制方法、装置、终端及介质。其中方法包括：获取卫星链路中发送端发包的待处理往返时间RTT值；基于待处理往返时间RTT值，计算卫星链路的新增益系数；依据新增益系数，确定针对卫星链路的发送端的新发送速率；控制发送端按照新发送速率进行数据传输处理，以避免卫星链路被拥塞。本申请通过采用正反馈的方式，根据RTT值间接调节发送端的数据包发送速率，有效的缓解了卫星链路的链路拥塞，提高了长延时卫星链路的数据传输效率。
-
公开(公告)号：CN112398487A
公开(公告)日：2021-02-23
申请号：CN202011474548.1
申请日：2020-12-14
IPC分类号： H03M13/29
摘要： 本发明涉及一种降低Turbo并行译码复杂度的实现方法及系统，通过特定的计算在FPGA内部实现了仅依据帧长信息即可索引内交织系数f1、f2，从而进行交织地址的实时简化计算，计算过程中无需对交织地址进行存储。经过大量的仿真验证，本发明在现有算法的基础上进行改进，因分支状态度量内部不存在反馈，采用对分支状态度量求最大值，相比现有方案，每次迭代均可节约2次计算分支度量的过程，有效的降低了计算复杂度。可兼容LTE协议的全部188种帧长，适应多种速率。针对目前译码实现复杂度较高和具有较大时延的问题，本发明有效降低了计算复杂度和时延，同时该方案也具有较低的误比特率。
-
公开(公告)号：CN112367085A
公开(公告)日：2021-02-12
申请号：CN202011193430.1
申请日：2020-10-30
摘要： 本申请公开了一种准循环LDPC码译码方法、装置、终端及介质。其中方法包括：基于待处理的准循环LDPC码比特流，确定译码模式；若译码模式为双路译码模式，则确定准循环LDPC码比特流包括的两路输入信号分别对应的似然比数据矩阵；对两路输入信号分别对应的似然比数据矩阵执行迭代译码处理，得到两路输入信号分别对应的中间数据矩阵；依据两路输入信号各自对应的似然比数据矩阵和中间数据矩阵进行编码，得到准循环LDPC码。本申请通过同时对两路输入信号进行迭代译码处理的方式，缩短了迭代译码消耗的时间，降低了译码器的计算开销，起到了通过并行处理两路输入信号来提高译码器编码效率的效果。
-
公开(公告)号：CN112332903A
公开(公告)日：2021-02-05
申请号：CN202011188208.2
申请日：2020-10-30
IPC分类号： H04B7/185 , H04L12/801
摘要： 本申请公开了一种卫星链路的拥塞控制方法、装置、终端及介质。其中方法包括：获取卫星链路中发送端发包的待处理往返时间RTT值；基于待处理往返时间RTT值，计算卫星链路的新增益系数；依据新增益系数，确定针对发送端的新发送速率；控制发送端按照新发送速率进行数据传输处理，以避免卫星链路被拥塞。本申请发送端的发送速率符合卫星链路的要求，尽可能的少出现网络拥塞现象，将数据包顺利传输至目的地址，避免因发送端的发送速率不符合卫星链路要求，导致卫星链路发生拥塞，实现了对卫星链路的拥塞控制目的，提高长延时卫星链路的数据传输的效率。
-
公开(公告)号：CN109379256B
公开(公告)日：2020-11-10
申请号：CN201811617664.7
申请日：2018-12-27
IPC分类号： H04L12/26
摘要： 本发明公开了一种以太网数据包捕获分析方法及其装置、存储介质，通过设置数据包的过滤条件，可以过滤掉一些无关的数据包，避免对网络传输的带宽造成不必要的占用，提高了数据包的捕获效率；通过对捕获到的数据包进行分析，并对捕获到的数据包进行统计，可以详细地掌握捕获到的数据包的情况，从而为数据包的处理提供了可靠的参照。本发明的捕获分析方法可以在软件的层面上快捷地捕获数据包、提高处理数据包的可靠性，无须升级硬件，在提高应用的效率的同时，降低使用成本。
-
公开(公告)号：CN111464188A
公开(公告)日：2020-07-28
申请号：CN202010196891.8
申请日：2020-03-19
IPC分类号： H03M13/11
摘要： 本发明公开了一种DVB-S2 LDPC编译码校验矩阵的存储结构及方法，该存储结构包括边沿表存储模块，边沿表存储模块存储一个校验矩阵的边沿表；边沿表存储模块包括描述字存储单元，所述描述字存储单元存储边沿表的行特征；所述行特征包括对应行的行描述字和所述行每个校验位置值对应的校验描述字；其中：所述行描述字包括对应行的校验位置值的数量、最后一行标志位以及对应码字类型的q值；所述校验描述字包括对应校验位置值除以边沿表q值的整数部分和余数部分。本发明不仅减小存储空间，且不同校验位置值的校验描述字之间的动态范围也相应减小，有效的降低了校验矩阵的存储访问逻辑复杂，减小逻辑资源消耗，实现低资源消耗的存储。
-
公开(公告)号：CN111107534A
公开(公告)日：2020-05-05
申请号：CN201911212904.X
申请日：2019-12-02
摘要： 本发明公开了一种UE上下文释放的一致性处理方法、设备及存储介质，包括：RAN构造Ue Context Release Request消息发送至5GC侧的AMF网元，并设置启动定时器；所述AMF网元回复Ue Context Release Command消息至所述RAN；当所述RAN在所述定时器预设的时间内接收到来自所述AMF网元回复的Ue Context Release Command消息时，所述RAN杀灭所述定时器，并通知所述RAN侧的其他网元删除UE上下文，并删除本地UE上下文，所述RAN构造Ue Context Release Complete消息发送至所述AMF网元，所述AMF网元删除本地UE上下文并通知所述5GC侧的其它网元删除UE上下文。本发明能够保证RAN侧主动发起的UE上下文释放流程，能够做到RAN和5GC两侧均保持上下文存在的一致性。
-
公开(公告)号：CN110971242A
公开(公告)日：2020-04-07
申请号：CN201911202641.4
申请日：2019-11-29
IPC分类号： H03M13/11
摘要： 本发明公开了一种通用化的LDPC译码桶形移位器，主要包括MUX模块、Unshifted模块和muxreg模块，其中，MUX模块与cn_concat接口、vn_concat接口和first_half接口信号连接，MUX模块通过cn_concat接口接收校验节点的信息，通过vn_concat接口接收变量节点的信息；Unshifted模块与MUX模块信号连接，在first_half接口输入信号的控制下，Unshifted模块接收cn_concat接口或vn_concat接口的输入信号；muxreg模块包括三个级联的子模块，用于移位输出选择。本方案可以实现Vn和Cn数据不同位置的交织读写，效率高，占用资源少。
-
公开(公告)号：CN110927750A
公开(公告)日：2020-03-27
申请号：CN201911156117.8
申请日：2019-11-22
IPC分类号： G01S19/25
摘要： 本发明提出了一种基于格型滤波Burg谱估计算法的低轨卫星多普勒频偏捕获方法，该方法利用Burg算法对接收信号的功率谱进行估计，在低信噪比下估计分辨率和精度比基于快速傅里叶变换的周期图法高，另外，所提出的基于格型滤波的Burg谱估计算法利用了格型滤波器的时间迭代思想，通过引入遗忘因子，将传统Burg算法的块处理方式转变为流处理方式，在每个采样点更新一次自适应回归模型参数，且仅需要用到前一个采样点的相关计算结果，整个计算过程随着时间而迭代进行，因此能够随着多普勒频偏的变化自适应调整AR模型参数，从而适用于低轨卫星多普勒时变的场景，并且这种流处理方式也易于在现场可编程门阵列中实现。
-
公开(公告)号：CN109861981A
公开(公告)日：2019-06-07
申请号：CN201811631964.0
申请日：2018-12-28
摘要： 本发明公开了一种信号变频采样测试控制方法、系统、装置及存储介质，通过与变频单元建立基于客户端/服务器结构的连接，并且以变频单元作为客户端，可以通过服务器端远程向变频单元发送带有配置信息的信号，无须再进行有线连接烧写，极大地提高了变频单元参数配置的便捷性；同时，通过所述基于客户端/服务器结构的连接，也可以接收变频单元相关的工作状态参数，从而实现变频单元的工作状态监控，及时判断变频单元是否正常工作，保证了通信的稳定性与可靠性。
-
-
-
-
-
-
-
-
-
搜索结果
79 条记录 (耗时 0.103 秒)
