-
公开(公告)号：CN118818927A
公开(公告)日：2024-10-22
申请号：CN202310418079.9
申请日：2023-04-18
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯南方集成电路制造有限公司
IPC: G03F9/00
Abstract: 本发明实施例提供一种光刻模板、晶圆及光刻图形测量方法，所述光刻模板，包括：器件区和切片区；其中，所述器件区内包括器件图形和与所述器件图形相邻的对准标记；所述对准标记包括对准区和过渡区，所述过渡区邻接所述对准区，且，所述过渡区内的图形不同于所述对准区内的图形。其中，基于过渡区内的图形不同于所述对准区内的图形，使得本发明实施例中的对准标记易于识别，进而避免对应的OVL测量方法产生偏差，提高了OVL测量的精度。
-
公开(公告)号：CN118859634A
公开(公告)日：2024-10-29
申请号：CN202310477742.2
申请日：2023-04-27
Applicant: 中芯南方集成电路制造有限公司 , 中芯国际集成电路制造(上海)有限公司
IPC: G03F7/20
Abstract: 一种套刻补偿方法及装置、存储介质、电子设备。所述方法包括：获取第一初始层对应的初始前馈补偿数据及反馈补偿数据；获取所述第一初始层的对准信息，并基于所述第一初始层的对准信息，确定对准方式；所述第一初始层的对准信息包括：对准层的标识信息；当对准方式为直接对准方式时，基于所述第一初始层的对准信息，得到所述第一初始层的对准补偿数据，将所述初始前馈补偿数据与所述对准补偿数据之间的差值，作为所述第一初始层的前馈补偿数据；利用所述第一初始层的前馈补偿数据及反馈补偿数据，对所述第一初始层进行套刻补偿，在所述第一初始层形成相应的光刻图形。采用上述方案，可以提升套刻精度。
-
公开(公告)号：CN113675074B
公开(公告)日：2023-09-29
申请号：CN202010415445.1
申请日：2020-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/027 , H01L21/82 , H01L23/544 , H01L27/02 , G03F9/00
Abstract: 半导体版图及其形成方法、形成的半导体结构及方法半导体版图的形成方法，所述半导体版图的方法包括：提供半导体初始版图；所述版图包括需要对准的对准层图形和位于底部多层的底层结构层图形，所述对准层图形中包括位于Device图形区域内的对位标记图形包括一三象限对位子图形和二四象限对位子图形；在多层的底层结构层图形中的至少相邻两层中设置保护层图形组，各保护层图形组包括上层单方向保护层图形和与上层单方向保护层图形正交的下层单方向保护层图形。上述的方案，可以提高所形成的半导体结构的性能。
-
公开(公告)号：CN113675074A
公开(公告)日：2021-11-19
申请号：CN202010415445.1
申请日：2020-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/027 , H01L21/82 , H01L23/544 , H01L27/02 , G03F9/00
Abstract: 半导体版图及其形成方法、形成的半导体结构及方法半导体版图的形成方法，所述半导体版图的方法包括：提供半导体初始版图；所述版图包括需要对准的对准层图形和位于底部多层的底层结构层图形，所述对准层图形中包括位于Device图形区域内的对位标记图形包括一三象限对位子图形和二四象限对位子图形；在多层的底层结构层图形中的至少相邻两层中设置保护层图形组，各保护层图形组包括上层单方向保护层图形和与上层单方向保护层图形正交的下层单方向保护层图形。上述的方案，可以提高所形成的半导体结构的性能。
-
公开(公告)号：CN107783377B
公开(公告)日：2020-04-07
申请号：CN201610755125.4
申请日：2016-08-29
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F7/20
Abstract: 本发明揭示了一种曝光方法、光刻方法及半导体制造方法。所述曝光方法包括获得待曝光的膜层的厚度；判断所述膜层的厚度是否达到第一厚度，若达到，则依据所述膜层的厚度设定曝光能量；若未达到第一厚度，则获得所述膜层的平面差异；依据所述膜层的厚度及平面差异设定曝光能量。由此，在遇到高低差时避免了曝光能量不可控的情况，从而确保了CD的正确度和均匀性，有利于提高生产质量，提高良率。
-
Patent Agency Ranking
公开(公告)号：CN113496906A
公开(公告)日：2021-10-12
申请号：CN202010195923.2
申请日：2020-03-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 本发明实施例提供了一种晶圆套刻量测方法、装置、存储介质及电子设备。在本发明实施例中，先根据晶圆在第一状态下的第一数据确定异常目标，再获取异常目标的第二数据，根据第一数据和第二数据获取异常目标的检测结果。由此，可以仅获取大部分目标的第一数据，以及少部分目标的第一数据和第二数据来确定晶圆中各目标的检测结果。可以在保证量测精度的同时提高量测效率。
-
公开(公告)号：CN107783377A
公开(公告)日：2018-03-09
申请号：CN201610755125.4
申请日：2016-08-29
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: G03F7/20
Abstract: 本发明揭示了一种曝光方法、光刻方法及半导体制造方法。所述曝光方法包括获得待曝光的膜层的厚度；判断所述膜层的厚度是否达到第一厚度，若达到，则依据所述膜层的厚度设定曝光能量；若未达到第一厚度，则获得所述膜层的平面差异；依据所述膜层的厚度及平面差异设定曝光能量。由此，在遇到高低差时避免了曝光能量不可控的情况，从而确保了CD的正确度和均匀性，有利于提高生产质量，提高良率。
-
公开(公告)号：CN113496906B
公开(公告)日：2025-02-07
申请号：CN202010195923.2
申请日：2020-03-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 本发明实施例提供了一种晶圆套刻量测方法、装置、存储介质及电子设备。在本发明实施例中，先根据晶圆在第一状态下的第一数据确定异常目标，再获取异常目标的第二数据，根据第一数据和第二数据获取异常目标的检测结果。由此，可以仅获取大部分目标的第一数据，以及少部分目标的第一数据和第二数据来确定晶圆中各目标的检测结果。可以在保证量测精度的同时提高量测效率。
-
公开(公告)号：CN116259608A
公开(公告)日：2023-06-13
申请号：CN202111503032.X
申请日：2021-12-09
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L23/544 , G03F9/00 , G03F7/20
Abstract: 一种套测标记结构及其形成方法，其中方法包括：提供基底，所述基底包括若干芯片区，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区；在位于基底上形成至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区上，标记结构的数量足够满足高的套刻精度需求，增加了套刻标记设置的自由度，且利于提高套刻测量精度。
-
公开(公告)号：CN114690592A
公开(公告)日：2022-07-01
申请号：CN202011566641.5
申请日：2020-12-25
Applicant: 中芯南方集成电路制造有限公司
IPC: G03F9/00
Abstract: 一种对准偏差的补偿方法，包括：根据第一对准模型和第二对准模型，获取对准模型偏差信息；在对初始第二光刻层进行初始光刻对准后，根据对准模型偏差信息对初始第二光刻层进行补偿光刻对准，以图形化初始第二光刻层，形成第二光刻层。从而，在光刻工艺中，提高了光刻对准的精度和可靠性，并提高了光刻对准的稳定性。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.094 seconds)
