以太网交换芯片UVM及FPGA原型验证方法及上位机

    公开(公告)号:CN117749640B

    公开(公告)日:2024-04-26

    申请号:CN202410185948.2

    申请日:2024-02-20

    摘要: 本发明提供了一种以太网交换芯片UVM及FPGA原型验证方法及上位机,在UVM验证模式下,上位机生成配置文件和报文文件,UVM验证平台读取对应文件实现参数配置和报文发送。在FPGA原型验证模式下,可以通过串口和以太网口实现与FPGA原型验证平台的通信,串口用于配置信息下发,以太网口用于测试报文下发和RTL输出报文上传,上位机将接收到的报文与内部生成的参考报文进行比对。本方案可以为UVM验证与FPGA原型验证提供统一的用户接口,提高参数配置和测试报文配置操作的便利性;采用相同的配置文件和报文文件,能够实现两种验证方法的相互对照;基于验证报文的自动比对,能有效提高FPGA原型验证的效率。

    以太网交换芯片UVM及FPGA原型验证方法及上位机

    公开(公告)号:CN117749640A

    公开(公告)日:2024-03-22

    申请号:CN202410185948.2

    申请日:2024-02-20

    摘要: 本发明提供了一种以太网交换芯片UVM及FPGA原型验证方法及上位机,在UVM验证模式下,上位机生成配置文件和报文文件,UVM验证平台读取对应文件实现参数配置和报文发送。在FPGA原型验证模式下,可以通过串口和以太网口实现与FPGA原型验证平台的通信,串口用于配置信息下发,以太网口用于测试报文下发和RTL输出报文上传,上位机将接收到的报文与内部生成的参考报文进行比对。本方案可以为UVM验证与FPGA原型验证提供统一的用户接口,提高参数配置和测试报文配置操作的便利性;采用相同的配置文件和报文文件,能够实现两种验证方法的相互对照;基于验证报文的自动比对,能有效提高FPGA原型验证的效率。