掩膜版框架和蒸镀系统
    4.
    发明授权

    公开(公告)号:CN107723658B

    公开(公告)日:2024-05-14

    申请号:CN201711184861.X

    申请日:2017-11-23

    IPC分类号: C23C14/04 C23C14/24

    摘要: 本发明公开了一种掩膜版框架和蒸镀系统,属于蒸镀工艺领域。所述掩膜版框架包括平行间隔设置的第一支撑臂和第二支撑臂,所述第一支撑臂和所述第二支撑臂上均设有用于固定掩膜版的固定接触平面,所述第一支撑臂的固定接触平面靠近所述第二支撑臂的第一侧边与所述第二支撑臂的固定接触平面靠近所述第一支撑臂的第二侧边平行,与所述第一侧边和第二侧边在同一平面内且相垂直的方向为第一方向;所述掩膜版包括图形区域和非图形区域,所述第一侧边与所述第二侧边之间的垂直距离大于所述掩膜版的所述图形区域在所述第一方向上的长度。

    显示基板、显示面板和显示装置
    5.
    发明公开

    公开(公告)号:CN117940883A

    公开(公告)日:2024-04-26

    申请号:CN202280002256.9

    申请日:2022-07-14

    IPC分类号: G06F3/041 G02F1/13 G06F3/0488

    摘要: 一种显示基板、显示面板和显示装置。一种显示基板,包括显示区(AA),显示区(AA)包括沿第一方向排列的多个子区(C),在至少一个子区(C)中,显示基板还包括:衬底基板(20);多个子像素(P),多个子像素(P)沿第四方向排列,多个子像素(P)包括第一子像素(P1)和第二子像素(P2),其中,至少一个第一子像素(P1)沿第二方向延伸,至少一个第二子像素(P2)沿第三方向延伸;数据线(DL);第一触控线(TL),第一触控线(TL)沿第四方向延伸,第一方向、第二方向、第三方向和第四方向互相交叉;其中,数据线(DL)通过多个输入晶体管(T)与多个子像素(P)电连接,至少一个输入晶体管(T)包括与子像素(P)电连接的第一电极(D1),第一触控线(TL)在衬底基板(20)上的正投影与第一电极(D1)在衬底基板(20)上的正投影不交叠。

    显示基板、显示装置、显示基板的制作方法及驱动方法

    公开(公告)号:CN112654917B

    公开(公告)日:2023-10-13

    申请号:CN201980001144.X

    申请日:2019-07-26

    IPC分类号: G02F1/1343 G02F1/1362

    摘要: 一种显示基板、显示基板(1)及其的制作方法和驱动方法。显示基板(1)包括:衬底基板(100);像素阵列(110),设置在衬底基板(100)上;多条栅线(13),在像素阵列(110)中沿第一方向延伸;多条第一触控电极(11),设置在衬底基板(100)上并沿第一方向延伸;多条第二触控电极(12),设置在衬底基板(100)上且位于多条第一触控电极(11)远离衬底基板(100)的一侧,沿与第一方向交叉的第二方向延伸,与多条第一触控电极(11)相交叉;多条第一触控电极(11)和多条栅线(13)同层设置。显示基板(1)通过将栅线(13)和第一触控电极(11)同层设置,可以减少单独用于制备触控电极的导电层,简化制备工艺,降低制作成本。

    阵列基板、显示面板及电子设备

    公开(公告)号:CN115668041A

    公开(公告)日:2023-01-31

    申请号:CN202180000094.0

    申请日:2021-01-29

    IPC分类号: G02F1/1333

    摘要: 本公开涉及显示技术领域,具体而言,涉及一种阵列基板、显示面板及电子设备。该阵列基板包括:第一衬底(10),具有多个沿行方向(X)和列方向(Y)阵列排布的子像素区(101);像素电路层,形成在第一衬底(10)上,像素电路层包括多个子像素电路,子像素电路的至少部分位于子像素区(101);平坦化层(17),形成在像素电路层上,平坦化层(17)设有位于子像素区(101)内的第一过孔(170),且平坦化层(17)包括至少一个图案部(171),图案部(171)包括多个且沿行方向(X)和列方向(Y)阵列排布的图案单元(171a),图案单元(171a)呈凹凸不平状且至少位于子像素区(101),其中,图案单元(171a)包括多个沿周向(C)依次排布的第一凸块(1710)及环绕各第一凸块(1710)的间隔槽(1711),且在图案单元(171a)的周向(C)上相邻两第一凸块(1710)共用间隔槽(1711)的部分;反射电极层,形成在平坦化层(17)上,反射电极层包括多个相互断开的反射电极(18),每个反射电极(18)位于一子像素区(101)内,并通过第一过孔(170)与子像素电路电连接,且反射电极(18)与图案单元(171a)相对应的部位呈与图案单元(171a)相匹配的凹凸不平状。该方案可在提高反射效果的同时,降低成本。