显示模组及显示装置
    3.
    发明公开

    公开(公告)号:CN114545691A

    公开(公告)日:2022-05-27

    申请号:CN202011341786.5

    申请日:2020-11-25

    摘要: 本发明提供一种显示模组及显示装置,属于显示技术领域。本发明的显示模组,其包括叠层设置的显示面板和控光面板;控光面板具有调光区和环绕调光区的周边区;控光面板包括:相对设置的第一基板和第二基板,以及设置在第一基板和第二基板之间的第一液晶层;其中,第一基板包括:第一基底,信号传输线,设置在第一基底靠近第一液晶层的一侧,且位于周边区;第二基板包括:第二基底,第一黑矩阵层,设置在第二基底靠近第一液晶层的一侧,且位于调光区和周边区;其中,第一黑矩阵层具有位于周边区的开槽,且开槽的至少部分位置在第一基底上的正投影位于信号传输线在第一基底上的正投影靠近调光区的一侧。

    阵列基板及显示装置
    6.
    发明公开

    公开(公告)号:CN118829940A

    公开(公告)日:2024-10-22

    申请号:CN202380007821.5

    申请日:2023-02-15

    IPC分类号: G02F1/1362

    摘要: 本公开的阵列基板及显示装置,包括具有显示区的衬底基板;在显示区呈阵列排布的像素电极组,像素电极组包括第一、第二像素电极,第一、第二像素电极在行方向和列方向上分别交替设置;贯穿像素电极组间列间隙的数据线,第一像素电极与相邻数据线耦接,第二像素电极与同一像素电极组内第一像素电极耦接的数据线相连;在像素电极组间行间隙处连接第二像素电极与数据线的连接结构;贯穿像素电极组内列间隙的公共电极线,公共电极线与连接结构之间具有第一电容;在像素电极组间行间隙处且与第一像素电极耦接的补偿结构,补偿结构与公共电极线之间具有第二电容,第二电容包括在垂直于衬底基板上相互交叠的三层导电层结构。

    阵列基板的控制电路、控制方法及显示面板

    公开(公告)号:CN116597794A

    公开(公告)日:2023-08-15

    申请号:CN202310621429.1

    申请日:2023-05-26

    IPC分类号: G09G3/36

    摘要: 本申请公开了一种阵列基板的控制电路、控制方法及显示面板,属于显示技术领域。控制电路包括:检测电路,配置为检测阵列基板的当前温度;时序控制器,与检测电路耦接,且配置为根据当前温度和过驱值拟合函数计算目标过驱查找表,并根据目标过驱查找表对阵列基板进行过驱动,过驱值拟合函数反映温度与过驱值之间的关系。根据本申请的控制电路,通过对阵列基板的当前温度进行检测,再根据过驱值拟合函数对当前温度下的过驱值进行计算,从而根据计算出的过驱值进行过驱,解决了温度差异对阵列基板的响应时间的影响;同时不需要存储各温度下对应的过驱查找表,释放了存储空间,加快了时序控制器的读取和调用速度。

    阵列基板及其制备方法、显示装置

    公开(公告)号:CN116264844A

    公开(公告)日:2023-06-16

    申请号:CN202180002920.5

    申请日:2021-10-15

    IPC分类号: G02F1/1362

    摘要: 一种阵列基板及其制备方法、显示装置。阵列基板包括设置在基底(11)上的多条栅线(20)和多条数据线(50),多条栅线(20)沿着第一方向延伸,多条数据线(50)沿着第二方向延伸,多条栅线(20)和多条数据线(50)交叉限定出的多个子像素,子像素包括薄膜晶体管(10)、像素电极(80)和公共电极(90),一个子像素中的公共电极(90)与相邻子像素中的公共电极(90)通过公共连接部(110)连接,公共连接部(110)与栅线(20)具有第一交叠区域,在第一方向上,第一交叠区域具有第一宽度,在第二方向上,第一交叠区域具有第二宽度,第一宽度小于所述第二宽度。

    显示基板、显示面板和显示装置

    公开(公告)号:CN114787701B

    公开(公告)日:2023-12-08

    申请号:CN202080002011.7

    申请日:2020-09-17

    IPC分类号: G02F1/1343

    摘要: 一种显示基板、显示面板和显示装置,该显示基板包括:第一衬底基板和位于第一衬底基板上的多条栅线(4)、多条数据线(5),栅线(4)沿第一方向延伸,数据线(5)沿第二方向延伸;多条栅线(4)和多条数据线(5)限定出多个像素单元,像素单元包括:薄膜晶体管(7)、像素电极(8)和公共电极(9),至少部分像素单元配置有导电桥线配置有导电桥线(10)的像素单元内,像素电极(8)的第一端部或第二端部的第一侧设置有第一镂空结构(13),导电桥线(10)的端部位于第一镂空结构(13)内且与公共电极(9)过孔连接,像素电极(8)的第一端部的第二侧设置有第二镂空结构(14),以使得像素电极(8)与位于两侧且最近的数据线(5)分别所形成的寄生电容的差的绝对值小于或等于预设电容差值。(10),导电桥线(10)与像素电极(8)同层设置;在