公开(公告)号：CN109426014B

公开(公告)日：2020-11-06

申请号：CN201710756891.7

申请日：2017-08-29

申请人： 京东方科技集团股份有限公司 ,  重庆京东方光电科技有限公司

发明人： 贾玉坤 ,  王念念 ,  王淼 ,  范大林 ,  杨帆 ,  张歌 ,  冯宗锐

IPC分类号： G02F1/13 ,  G02F1/1333

摘要： 本发明提供一种阵列基板制备方法，属于阵列基板检测技术领域，其可至少部分解决现有的阵列基板中无法及时检测出像素电极残留不良的问题。本发明的阵列基板制备方法包括于基底上形成多条第一引线的步骤和形成多个像素电极的步骤，其中，第一引线与像素电极在基底上的正投影无重叠，且它们的所在层间无绝缘层；阵列基板的制备方法还包括：形成多条与第一引线绝缘的连接线，每条连接线将至少两个像素电极电连接，多个通过连接线电连接的像素电极构成一条等效线，每条等效线至少有一个端部位于阵列基板边缘部；检测等效线与第一引线是否短路；除去至少部分连接线，使任意两像素电极间均不电连接。

公开(公告)号：CN109426014A

公开(公告)日：2019-03-05

申请号：CN201710756891.7

申请日：2017-08-29

申请人： 京东方科技集团股份有限公司 ,  重庆京东方光电科技有限公司

发明人： 贾玉坤 ,  王念念 ,  王淼 ,  范大林 ,  杨帆 ,  张歌 ,  冯宗锐

IPC分类号： G02F1/13 ,  G02F1/1333

摘要： 本发明提供一种阵列基板制备方法，属于阵列基板检测技术领域，其可至少部分解决现有的阵列基板中无法及时检测出像素电极残留不良的问题。本发明的阵列基板制备方法包括于基底上形成多条第一引线的步骤和形成多个像素电极的步骤，其中，第一引线与像素电极在基底上的正投影无重叠，且它们的所在层间无绝缘层；阵列基板的制备方法还包括：形成多条与第一引线绝缘的连接线，每条连接线将至少两个像素电极电连接，多个通过连接线电连接的像素电极构成一条等效线，每条等效线至少有一个端部位于阵列基板边缘部；检测等效线与第一引线是否短路；除去至少部分连接线，使任意两像素电极间均不电连接。