一种用于DCS现场控制站系统诊断的独立测试链路

    公开(公告)号:CN102981498A

    公开(公告)日:2013-03-20

    申请号:CN201210479329.1

    申请日:2012-11-22

    IPC分类号: G05B23/02

    摘要: 本发明公开一种用于DCS现场控制站系统诊断的独立测试链路,包括与工控机连接的主控单元,与主控单元连接的用于采集现场信号的IO模块,所述主控单元和IO模块之间连接有独立的数据通信链路、冗余数据通信链路和测试链路,其中主控单元和IO模块分别通过各自的FPGA模块控制各链路独立运行。本发明实现测试链路物理独立性和测试功能处理逻辑的独立性,从物理实体到处理逻辑均实现了测试链路的独立性,这样可防止测试链路的故障蔓延,同时减轻了其它数据链路的网络负荷,增加了系统整体的可靠度。采用FPGA技术实现测试功能的处理逻辑,和传统的CPU技术比较,实现方式容易,整体的研发成本低,物料成本也相对较低。

    一种高安全性数字量信号采集电路

    公开(公告)号:CN102970029A

    公开(公告)日:2013-03-13

    申请号:CN201210438689.7

    申请日:2012-11-06

    IPC分类号: H03K19/14 G01R31/28

    摘要: 本发明公开一种高安全性数字量信号采集电路,包括采集数字信号的采集电路U1,与采集电路U1连接对采集信号进行处理的处理器,所述处理器还连接有与采集电路U1并联的同时采集数字信号的冗余采集电路U2,所述处理器根据采集电路U1和冗余采集电路U2的采集信号是否一致来判断当前采集过程是否正常。本发明实现了数字量信号的冗余采集和仲裁机制,利用双路光耦同时采集同一路信号,通过冗余采集来保证单次采集的可靠性;并在常规采集信号为高(24V),关键信号为低电平或者下降沿的现场应用下满足了高诊断覆盖率的要求。本发明通过最简单的方式实现了通道自检测功能,从而达到了成本优化的效果。

    一种基于RS485总线通讯链路的故障监测方法

    公开(公告)号:CN103023715A

    公开(公告)日:2013-04-03

    申请号:CN201210483566.5

    申请日:2012-11-23

    IPC分类号: H04L12/26 H04L12/24

    摘要: 本发明公开一种基于RS485总线通讯链路的故障监测方法,包括如下步骤:步骤1、通过RS485总线通讯链路的数据链路层上的主节点定时向各从节点发送带有各从节点信息的链路诊断报文;步骤2、各从节点收到相应的诊断报文后立即向主节点发送带有从节点信息的链路诊断报文;步骤3、当主节点在设定时间内没有收到相应从节点的链路诊断报文后,即判断该链路或此从节点存在故障并进行故障指示和故障上报。本发明利用与正常数据相区别的链路诊断报文定时在主节点和从节点之间进行发送,根据接收和反馈的时间来判断相应故障点,大大提高了故障的及时发现率。

    基于FPGA模拟量输入装置通道的自诊断系统和方法

    公开(公告)号:CN106354124A

    公开(公告)日:2017-01-25

    申请号:CN201610967049.3

    申请日:2016-10-28

    IPC分类号: G05B23/02

    摘要: 本发明公开了一种基于FPGA模拟量输入装置通道的自诊断系统,与模拟量输入装置相连,包括FPGA处理单元、采集AD通道、自诊断DA通道和隔离单元;FPGA处理单元分别与采集AD通道、自诊断DA通道相连,采集AD通道包括依次相连的模拟开关、A/D转换器和隔离单元;自诊断DA通道包括D/A转换器和隔离单元。本发明还公开了一种基于FPGA模拟量输入装置通道的自诊断系统的自诊断方法,并行实现16路模拟量采集通道自诊断,减少时间成本。可靠性高,全通道全码值同时并行检测,进行自诊断操作时输入装置所有通道不采集现场外部信号。电气安全性高,数据处理功能与输入装置通道部分实现电气隔离。

    一种基于FPGA技术的核电站仪控系统

    公开(公告)号:CN104966538A

    公开(公告)日:2015-10-07

    申请号:CN201510294269.X

    申请日:2015-06-02

    IPC分类号: G21D3/06

    CPC分类号: Y02E30/40 G05B19/0423

    摘要: 本发明公开了一种基于FPGA技术的核电站仪控系统,包括主处理板卡MPU、测试服务板卡TSU、m个输入板卡、n个输出板卡和β个网络通信板卡NCU,m≥1,n≥1,β≥1;所述主处理板卡MPU、网络通信板卡NCU、输入板卡和输出板卡,通过测试功能通信总线LinkT连接至所述测试服务板卡TSU;所述输入板卡和所述输出板卡通过IO数据冗余通信总线与所述板卡MPU相连。本发明降低安全功能总线的网络负荷,实现方式容易,整体的研发成本低,物料成本也相对较低,而且满足核电站的多样性系统需求。功能独立性更明显,可靠性增强。处理速度更快,响应时间更短,具有更好的安全性。

    一种看门狗功能单元、可编程逻辑器件及看门狗监控系统

    公开(公告)号:CN115237642A

    公开(公告)日:2022-10-25

    申请号:CN202110449380.7

    申请日:2021-04-25

    IPC分类号: G06F11/07 G06F11/30

    摘要: 本申请提供了一种看门狗功能单元、可编程逻辑器件及看门狗监控系统,该看门狗功能单元中的计数器用于计数,并在接收到喂狗信号后,重新开始计数;时间寄存器内置有可读写的参考阈值;比较模块用于比较计数结果和参考阈值,当两者的关系满足预设看门狗触发条件时,输出复位信号,也即,本申请提供的看门狗功能单元能通过对时间寄存器内预置的可读写的参考阈值进行修改,从而满足不同场景下看门狗功能单元监控周期的调整需求,解决了现有看门狗的定时时间由看门狗电路中电容的容值确定,无法灵活适用于其他需要调整看门狗定时时间的应用场景的问题。

    基于FPGA的故障修复方法和装置

    公开(公告)号:CN106528312B

    公开(公告)日:2019-07-12

    申请号:CN201610864689.1

    申请日:2016-09-29

    IPC分类号: G06F11/07 G06F11/10

    摘要: 本发明属于基于FPGA的控制系统的技术领域,提供一种在核安全控制系统中基于FPGA的故障修复方法和装置;FPGA包括第一算法单元和第二算法单元;所述方法包括:向测试数据存储单元导入测试数据,所述测试数据存储单元包括第一测试数据存储区和第二测试数据存储区;对所述测试数据存储单元中的测试数据进行CRC校验;将经过CRC校验的正确数据传输至所述第一算法单元和所述第二算法单元,并对两个算法单元内算法模块运算结果进行取样;将取样结果与预定的运算结果相比较,判断所述算法模块是否存在故障;如果存在故障,则发送修复脉冲进行修复;如果修复失败,则标记故障位置并输出故障信号。

    基于FPGA模拟量输入装置通道的自诊断系统和方法

    公开(公告)号:CN106354124B

    公开(公告)日:2019-04-12

    申请号:CN201610967049.3

    申请日:2016-10-28

    IPC分类号: G05B23/02

    摘要: 本发明公开了一种基于FPGA模拟量输入装置通道的自诊断系统,与模拟量输入装置相连,包括FPGA处理单元、采集AD通道、自诊断DA通道和隔离单元;FPGA处理单元分别与采集AD通道、自诊断DA通道相连,采集AD通道包括依次相连的模拟开关、A/D转换器和隔离单元;自诊断DA通道包括D/A转换器和隔离单元。本发明还公开了一种基于FPGA模拟量输入装置通道的自诊断系统的自诊断方法,并行实现16路模拟量采集通道自诊断,减少时间成本。可靠性高,全通道全码值同时并行检测,进行自诊断操作时输入装置所有通道不采集现场外部信号。电气安全性高,数据处理功能与输入装置通道部分实现电气隔离。

    一种用于DCS现场控制站系统诊断的独立测试链路

    公开(公告)号:CN102981498B

    公开(公告)日:2014-08-13

    申请号:CN201210479329.1

    申请日:2012-11-22

    IPC分类号: G05B23/02

    摘要: 本发明公开一种用于DCS现场控制站系统诊断的独立测试链路,包括与工控机连接的主控单元,与主控单元连接的用于采集现场信号的IO模块,所述主控单元和IO模块之间连接有独立的数据通信链路、冗余数据通信链路和测试链路,其中主控单元和IO模块分别通过各自的FPGA模块控制各链路独立运行。本发明实现测试链路物理独立性和测试功能处理逻辑的独立性,从物理实体到处理逻辑均实现了测试链路的独立性,这样可防止测试链路的故障蔓延,同时减轻了其它数据链路的网络负荷,增加了系统整体的可靠度。采用FPGA技术实现测试功能的处理逻辑,和传统的CPU技术比较,实现方式容易,整体的研发成本低,物料成本也相对较低。