公开(公告)号：CN118486714A

公开(公告)日：2024-08-13

申请号：CN202410814766.7

申请日：2024-06-21

申请人： 北京怀柔实验室

发明人： 王耀华 ,  魏晓光 ,  高明超 ,  李立 ,  刘瑞 ,  李玲 ,  苑广安 ,  唐新灵 ,  李宋伟 ,  纪瑞朗 ,  吴沛飞

IPC分类号： H01L29/745 ,  H01L21/332

摘要： 本申请涉及一种半导体结构及其制造方法。该半导体结构包括：基区、阴极区、阴极电极和至少两个门极电极；阴极区位于基区的一侧的中央位置；阴极区的至少部分嵌设于基区内；阴极电极位于阴极区背离基区的一侧并与阴极区电性连接；阴极电极覆盖阴极区的至少部分表面；其中，阴极区未被阴极电极覆盖的表面与基区靠近阴极区的表面平齐；至少两个门极电极位于基区靠近阴极区的一侧，并在第一方向上分布于阴极区的两侧；门极电极与基区电性连接。本申请能够在保证芯片的关断能力和阻断电压的基础上，有效降低芯片的导通压降，从而有利于提升半导体器件的性能。

公开(公告)号：CN118738108A

公开(公告)日：2024-10-01

申请号：CN202410772040.1

申请日：2024-06-16

申请人： 北京怀柔实验室

发明人： 李立 ,  魏晓光 ,  王耀华 ,  高明超 ,  纪瑞朗 ,  李玲 ,  苑广安 ,  李宋伟 ,  唐新灵 ,  刘瑞

IPC分类号： H01L29/745 ,  H01L29/06 ,  H01L29/417 ,  H01L21/332

摘要： 一种功率半导体器件芯片、其制备方法、对应器件及电子设备，属于半导体设计和制造技术领域。所述功率半导体器件芯片，包括形成在基区上的门极接触环和呈环状排列的阴极梳条，每一个阴极梳条与对应的基区之间形成有波浪结；其中，与门极接触环距离最远的波浪结，相对于其它区域的波浪结，具有最大的宽度和/或结深。本发明通过调整不同阴极环中IGCT元胞的波浪结注入掩膜，优化了远离门极接触环的阴极环中IGCT元胞的波浪结形貌，使IGCT关断时的动态雪崩位置更加远离阴极区，不容易发生阴极重触发失效，增强了器件电流关断能力；本发明的方法工艺简单，仅需修改离子注入掩膜，不增加额外工艺步骤。

公开(公告)号：CN118738107A

公开(公告)日：2024-10-01

申请号：CN202410773257.4

申请日：2024-06-14

申请人： 北京怀柔实验室

发明人： 王耀华 ,  魏晓光 ,  高明超 ,  李立 ,  刘瑞 ,  李玲 ,  苑广安 ,  唐新灵 ,  纪瑞朗 ,  李宋伟

IPC分类号： H01L29/744 ,  H01L29/06 ,  H01L21/332

摘要： 本申请提供一种半导体器件及半导体器件的制备方法。半导体器件包括：阳极金属层；有源层，位于阳极金属层的一侧，包括沿厚度方向依次堆叠形成的阳极区、第一基区、第二基区、第三基区和阴极区，第三基区包括多个第一掺杂区，不同的第一掺杂区在半导体器件的厚度方向上的尺寸不同；多个阴极结构，位于阴极子区远离阳极金属层的一侧；门极金属层，包括门极接触结构，位于第三基区远离第二基区的一侧，且位于阴极子区的同一侧；一个门极接触结构用于控制至少两个第一掺杂区的关断，第一子掺杂区的关断时间先于第二子掺杂区，在半导体器件的厚度方向上，第一子掺杂区的尺寸小于第二子掺杂区的尺寸。可以增强半导体器件的安全性、稳定性和可靠性。

公开(公告)号：CN118412370A

公开(公告)日：2024-07-30

申请号：CN202410742881.8

申请日：2024-06-07

申请人： 北京怀柔实验室

发明人： 魏晓光 ,  苑广安 ,  王耀华 ,  高明超 ,  李立 ,  李宋伟 ,  纪瑞朗 ,  李玲

IPC分类号： H01L29/06 ,  H01L29/36 ,  H01L21/332 ,  H01L29/744

摘要： 本申请涉及一种高关断能力的功率半导体器件以及制备方法，该功率半导体器件包括至少一个单元胞结构，每个单元胞结构包括依次层叠的阳极结构、基区结构、阴极结构、门极结构。其中，基区结构包括浮结区，浮结区的掺杂类型与基区结构的掺杂类型相反，浮结区，用于将阳极结构与阴极结构之间路径上的电流分流至阴极结构与门极结构之间的区域。通过在基区结构中加入浮结区，可以将阳极结构与阴极结构之间路径上的电流分流至阴极结构与门极结构之间的区域，从而减小阴极结构外侧边缘处的基区横向压降，可以达到阴极结构与门极结构快速换流的效果，进而有效提高功率半导体器件的关断能力。

公开(公告)号：CN118748201A

公开(公告)日：2024-10-08

申请号：CN202410889910.3

申请日：2024-07-04

申请人： 北京怀柔实验室

发明人： 高明超 ,  王耀华 ,  魏晓光 ,  李立 ,  李宋伟 ,  唐新灵 ,  刘瑞 ,  李玲 ,  苑广安 ,  纪瑞朗 ,  吴沛飞

IPC分类号： H01L29/06 ,  H01L29/74 ,  H01L21/332

摘要： 一种功率半导体器件的终端结构、制造方法及功率半导体器件，属于半导体器件技术领域。所述终端结构中的P基区为JTE结构；所述终端结构为负斜角结构。其中，JTE结构包括多个连续的JTE区，JTE区在表面位置处的掺杂浓度是连续的，在JTE区底部、JTE区与有源区的交界处和JTE区之间的交界处掺杂浓度是非连续的。本发明的终端结构采用JTE和磨角台面复合终端结构，利用JTE结构降低终端区P基区电荷，拓宽边缘耗尽层，降低表面电场强度；同时JTE对体内电场进行调制，降低电场集中，进一步降低表面电场强度，提高击穿电压，减少终端尺寸。

公开(公告)号：CN118538758A

公开(公告)日：2024-08-23

申请号：CN202410741456.7

申请日：2024-06-07

申请人： 北京怀柔实验室

发明人： 苑广安 ,  魏晓光 ,  李立 ,  纪瑞朗 ,  张语 ,  李宋伟 ,  高明超 ,  王耀华

IPC分类号： H01L29/06 ,  H01L29/36 ,  H01L21/332 ,  H01L29/744

摘要： 本申请涉及一种高阻断能力的功率半导体结构、制备方法以及功率器件。所述方法包括：包括基区，浮结区，浮结区位于基区中，浮结区包括至少一个浮结；浮结区的掺杂类型与基区的掺杂类型相反，且浮结区的掺杂浓度大于基区的掺杂浓度；浮结区，用于改变功率半导体结构的电场分布，以提高功率半导体结构的阻断能力。在现有的功率半导体结构的基础上增加浮结区，并将浮结区设置为与基区的掺杂类型相反的掺杂类型，改变功率半导体结构的电场分布，提高了功率半导体结构阻断电压的能力，并且浮结区的掺杂浓度大于基区的掺杂浓度，进一步保证了阻断电压的能力。