-
公开(公告)号：CN114880102B
公开(公告)日：2022-10-25
申请号：CN202210777766.5
申请日：2022-07-04
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
摘要： 本发明公开了一种安全芯片及其多任务调度方法和装置、存储介质，所述方法包括：获取当前线程在执行任务时的时间阶段，其中，时间阶段包括协处理器计算时间阶段；在当前线程处于协处理器计算时间阶段时，获取系统当前时间，并根据多个线程的优先级顺序或时间片轮转顺序确定下一个待切换线程；在系统当前时间与下一个待切换线程的上次退出时间之差大于或等于下一个待切换线程的协处理器计算时间时，切换至下一个待切换线程。本发明的调度方法，能够实现安全芯片各协处理器和CPU并行运算，提高芯片利用率和处理速度，避免出现因多任务调度而引起的资源浪费，效率低下和CPU闲置等待的问题。
-
公开(公告)号：CN117375881A
公开(公告)日：2024-01-09
申请号：CN202311174948.4
申请日：2023-09-12
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H04L9/40
摘要： 本发明实施例提供一种基于LWIP架构的网络安全通信方法及装置，属于嵌入式设备技术领域。本发明实施例应用于嵌入式设备，所述嵌入式设备加载有轻型IP协议栈，所述轻型IP协议栈的网络层和网络接口层之间嵌入有互联网安全协议IPSEC驱动层。本发明实施例实现了轻量级LWIP网络架构中IPSEC安全技术的实现，使得轻型IP协议LWIP网络的数据包的传输更加安全。对于轻量级嵌入式系统中，网络数据安全处理的资源更合理。
-
公开(公告)号：CN114780145B
公开(公告)日：2022-10-28
申请号：CN202210684242.1
申请日：2022-06-17
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
摘要： 本发明公开了一种数据处理方法。数据处理方法包括：通过第一串口缓存存储业务数据，业务数据包括业务指令；将业务指令存储至接收缓存中，每个存储在接收缓存中的业务指令具有对应的存储地址；将存储地址存储至对应的应用列表中，应用列表的数量为至少两个，在同一个应用列表中所有存储地址分别对应的业务指令具有相同的业务号码；根据业务号码，获取相应的应用列表中的存储地址，对在接收缓存中对应存储地址的业务指令进行数据处理并生成对应的响应数据，响应数据能够通过第二串口缓存进行发送。上述数据处理方法，有利于提高对业务指令的处理效率。本发明还公开一种数据处理装置及计算机可读存储介质。
-
公开(公告)号：CN114880102A
公开(公告)日：2022-08-09
申请号：CN202210777766.5
申请日：2022-07-04
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
摘要： 本发明公开了一种安全芯片及其多任务调度方法和装置、存储介质，所述方法包括：获取当前线程在执行任务时的时间阶段，其中，时间阶段包括协处理器计算时间阶段；在当前线程处于协处理器计算时间阶段时，获取系统当前时间，并根据多个线程的优先级顺序或时间片轮转顺序确定下一个待切换线程；在系统当前时间与下一个待切换线程的上次退出时间之差大于或等于下一个待切换线程的协处理器计算时间时，切换至下一个待切换线程。本发明的调度方法，能够实现安全芯片各协处理器和CPU并行运算，提高芯片利用率和处理速度，避免出现因多任务调度而引起的资源浪费，效率低下和CPU闲置等待的问题。
-
公开(公告)号：CN117041373A
公开(公告)日：2023-11-10
申请号：CN202310779533.3
申请日：2023-06-28
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H04L69/12 , H04L69/06 , H04L67/125
摘要： 本发明涉及USB业务处理技术领域，实施例提供了一种基于USB的单通道多业务并行处理方法及装置。其中，一种基于USB的单通道多业务并行处理方法包括：接收到用于触发中断处理的Setup数据包后，触发对应的第一线程接收扩充指令；在确定接收的扩充指令为业务指令时，由业务处理线程处理所述扩充指令中的数据，得到结果数据；采用第二线程将所述结果数据存储至指定位置，并标识所述结果数据与扩充指令的对应关系；采用第三线程将结果数据作为对于对应扩充指令的响应进行发送。本发明提供的实施方式提升了单通道USB的数据处理效率。
-
公开(公告)号：CN115378935A
公开(公告)日：2022-11-22
申请号：CN202210933126.9
申请日：2022-08-04
申请人： 北京智芯微电子科技有限公司 , 北京智芯半导体科技有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院
摘要： 本申请公开了一种通信方法、安全芯片、终端设备及其存储介质。通信方法用于安全芯片，安全芯片包括多个接口，多个接口连接主控芯片，多个接口中的每个接口配置对应的片选信号，通信方法包括：基于目标片选信号的下降沿，启动中断处理以接收起始标识；在起始标识包括命令标志情况下，接收主控芯片发送的指令内容；基于目标片选信号的上升沿，将起始标识备份于存储器并退出中断处理；执行指令内容以得到处理结果，发送处理结果至目标接口。本申请通过安全芯片的不同接口跳转不同指令进行业务分发，避免了影响主控芯片的业务逻辑，实现了单个安全芯片的多个业务处理，降低了终端设备成本。
-
公开(公告)号：CN114780145A
公开(公告)日：2022-07-22
申请号：CN202210684242.1
申请日：2022-06-17
申请人： 北京智芯半导体科技有限公司 , 北京智芯微电子科技有限公司
摘要： 本发明公开了一种数据处理方法。数据处理方法包括：通过第一串口缓存存储业务数据，业务数据包括业务指令；将业务指令存储至接收缓存中，每个存储在接收缓存中的业务指令具有对应的存储地址；将存储地址存储至对应的应用列表中，应用列表的数量为至少两个，在同一个应用列表中所有存储地址分别对应的业务指令具有相同的业务号码；根据业务号码，获取相应的应用列表中的存储地址，对在接收缓存中对应存储地址的业务指令进行数据处理并生成对应的响应数据，响应数据能够通过第二串口缓存进行发送。上述数据处理方法，有利于提高对业务指令的处理效率。本发明还公开一种数据处理装置及计算机可读存储介质。
-
公开(公告)号：CN113641614A
公开(公告)日：2021-11-12
申请号：CN202110767579.4
申请日：2021-07-07
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司 , 北京智芯半导体科技有限公司
IPC分类号： G06F13/42
摘要： 本发明涉及业务处理技术领域，其实施方式提供了一种基于SPI的单通道多业务并行处理方法及芯片。其中基于SPI的单通道多业务并行处理方法包括：将从SPI通道获取的数据缓存至所述SPI设备的第一随机存储器，采用数据接收线程将所述第一随机存储器中的数据转存至所述SPI设备的第二随机存储器中；采用业务处理线程对所述第二随机存储器中的数据进行处理，将处理结果存入所述第二随机存储器；采用数据发送线程将所述第二随机存储器中的处理结果转存至所述第一随机存储器；所述数据接收线程、业务处理线程和数据发送线程为并行关系。本发明提供的实施方式提升了SPI接口的系统对于从SPI接口接收的数据的响应速度和处理效率。
-
公开(公告)号：CN105356972B
公开(公告)日：2018-06-01
申请号：CN201510800315.9
申请日：2015-11-19
申请人： 国网天津市电力公司 , 国家电网公司 , 北京智芯微电子科技有限公司
IPC分类号： H04L1/00 , H04L25/03 , G06K19/077
摘要： 本发明涉及一种低功耗RFID标签PIE解码方法，具体解码方法为：⑴对符号位序列进行解码，首先构造用于比较和判决的时间长度标准值，对PIE编码的前导码部分作一系列处理，用系统时钟周期对TARI和RTcal进行计数，该计数值除3处理结果记为NP；⑵其次，对后续PIE符号的长度进行计数，如果RTcal后面的符号长度大于2倍的NP，则判决为TRcal，如果符号长度大于等于NP，则判决为逻辑“1”，如果符号长度小于NP，则判决为逻辑“0”；后续符号长度为连续的一段高电平与一段低电平的长度，如果高电平长度大于4倍的NP，则判断PIE编码结束。本发明用于达到降低系统时钟频率，从而显著地减少功耗，提高接收灵敏度。
-
公开(公告)号：CN105356972A
公开(公告)日：2016-02-24
申请号：CN201510800315.9
申请日：2015-11-19
申请人： 国网天津市电力公司 , 国家电网公司 , 北京智芯微电子科技有限公司
IPC分类号： H04L1/00 , H04L25/03 , G06K19/077
CPC分类号： H04L25/03286 , G06K19/077 , H04L1/0018 , H04L1/0047
摘要： 本发明涉及一种低功耗RFID标签PIE解码方法，具体解码方法为：⑴对符号位序列进行解码，首先构造用于比较和判决的时间长度标准值，对PIE编码的前导码部分作一系列处理，用系统时钟周期对TARI和RTcal进行计数，该计数值除3处理结果记为NP；⑵其次，对后续PIE符号的长度进行计数，如果RTcal后面的符号长度大于2倍的NP，则判决为TRcal，如果符号长度大于等于NP，则判决为逻辑“1”，如果符号长度小于NP，则判决为逻辑“0”；后续符号长度为连续的一段高电平与一段低电平的长度，如果高电平长度大于4倍的NP，则判断PIE编码结束。本发明用于达到降低系统时钟频率，从而显著地减少功耗，提高接收灵敏度。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.101 秒)
