-
公开(公告)号：CN110365687B
公开(公告)日：2022-09-13
申请号：CN201910653347.9
申请日：2019-07-19
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种SWP协议处理器，包括：协议处理模块，对接收到的信号进行解调以及协议转换形成数据帧；帧解析模块，用于接收数据帧并对数据帧进行校验；FIFO，与帧解析模块相连接，该帧解析模块用于将校验结果正确的数据帧写入FIFO中；以及帧重组模块，分别与FIFO以及协议处理模块相连接，用于从FIFO中读出待发送的数据并对待发送的数据进行校验，根据校验结果对待发送的数据进行预设方式的填充以形成数据帧，并将数据帧发送至协议处理模块；其中，协议处理模块用于对数据帧进行协议转换以及调制，将调制后的信号进行发送。本发明提供的SWP协议处理器紧凑处理器的结构，减少面积占用，并且使得协议处理模块中各个处理进程间的代码可以复用，增加重用性。
-
公开(公告)号：CN114296511A
公开(公告)日：2022-04-08
申请号：CN202111362381.4
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司
Abstract: 本发明实施例提供一种实时时钟校准电路、方法及芯片结构，属于芯片技术领域。所述实时时钟校准电路包括：时钟模块，包括系统时钟、实时时钟和参考时钟，其中所述参考时钟被配置为具有固定频率；统计模块，用于在所述系统时钟、所述实时时钟和所述参考时钟处于时钟同步时，统计所述实时时钟和所述参考时钟的周期数；以及校准模块，用于根据所述实时时钟和所述参考时钟各自的频率和所述周期数，校准所述实时时钟。本发明的实时时钟校准电路克服了系统时钟的频率不稳定性带来的校准不精确且操作复杂的问题。
-
Patent Agency Ranking
公开(公告)号：CN114296511B
公开(公告)日：2025-03-28
申请号：CN202111362381.4
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司
Abstract: 本发明实施例提供一种实时时钟校准电路、方法及芯片结构，属于芯片技术领域。所述实时时钟校准电路包括：时钟模块，包括系统时钟、实时时钟和参考时钟，其中所述参考时钟被配置为具有固定频率；统计模块，用于在所述系统时钟、所述实时时钟和所述参考时钟处于时钟同步时，统计所述实时时钟和所述参考时钟的周期数；以及校准模块，用于根据所述实时时钟和所述参考时钟各自的频率和所述周期数，校准所述实时时钟。本发明的实时时钟校准电路克服了系统时钟的频率不稳定性带来的校准不精确且操作复杂的问题。
-
公开(公告)号：CN114328363A
公开(公告)日：2022-04-12
申请号：CN202111368031.9
申请日：2021-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F15/173
Abstract: 本发明公开了一种多核系统及系统间的隔离逻辑装置和隔离逻辑配置方法，多核系统包括第一子系统和第二子系统，隔离逻辑装置包括：对应第一子系统设置的第一CPU；对应第二子系统设置的第二CPU；对称分布在第一子系统和第二子系统中的第一隔离逻辑单元和第二隔离逻辑单元，第一隔离逻辑单元与第一CPU相连，且根据第一CPU的配置对第一子系统和第二子系统之间的传输进行隔离，第二隔离逻辑单元与第二CPU相连，且根据第二CPU的配置对第二子系统和第一子系统之间的传输进行隔离，从而通过对称隔离逻辑，避免单个子系统复位对其他子系统复位的影响，减少子系统之间的逻辑干扰，确保多核系统之间的隔离操作可以独立完成。
-
公开(公告)号：CN110365687A
公开(公告)日：2019-10-22
申请号：CN201910653347.9
申请日：2019-07-19
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: H04L29/06
Abstract: 本发明公开了一种SWP协议处理器，包括：协议处理模块，对接收到的信号进行解调以及协议转换形成数据帧；帧解析模块，用于接收数据帧并对数据帧进行校验；FIFO，与帧解析模块相连接，该帧解析模块用于将校验结果正确的数据帧写入FIFO中；以及帧重组模块，分别与FIFO以及协议处理模块相连接，用于从FIFO中读出待发送的数据并对待发送的数据进行校验，根据校验结果对待发送的数据进行预设方式的填充以形成数据帧，并将数据帧发送至协议处理模块；其中，协议处理模块用于对数据帧进行协议转换以及调制，将调制后的信号进行发送。本发明提供的SWP协议处理器紧凑处理器的结构，减少面积占用，并且使得协议处理模块中各个处理进程间的代码可以复用，增加重用性。
-
公开(公告)号：CN115374032B
公开(公告)日：2023-02-17
申请号：CN202211304565.X
申请日：2022-10-24
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F13/28
Abstract: 本公开涉及计算机技术领域，具体涉及一种存储器中非对齐数据传输方法、写入方法和装置，所述存储器基于AHB总线进行数据传输，所述方法包括：获取源地址与第一地址之间的第一字节差p1，所述第一地址为所述源地址的首地址的上一个双字对齐首地址；获取所述源地址的位宽L1，所述源地址的位宽为源地址中包含的字节数；基于所述第一字节差p1和源地址的位宽L1对所述源地址中的数据进行拼接，得到包括N个双字的待传输数据，其中，N=[L1/4]+1，[]为向下取整运算；将所述待传输数据传输至目标地址，实现了使不满足双字对齐的源地址中的数据也可在使用了DMA控制器的存储器中采用AHB总线进行双字传输，提高了数据传输的效率。
-
公开(公告)号：CN115374032A
公开(公告)日：2022-11-22
申请号：CN202211304565.X
申请日：2022-10-24
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F13/28
Abstract: 本公开涉及计算机技术领域，具体涉及一种存储器中非对齐数据传输方法、写入方法和装置，所述存储器基于AHB总线进行数据传输，所述方法包括：获取源地址与第一地址之间的第一字节差p1，所述第一地址为所述源地址的首地址的上一个双字对齐首地址；获取所述源地址的位宽L1，所述源地址的位宽为源地址中包含的字节数；基于所述第一字节差p1和源地址的位宽L1对所述源地址中的数据进行拼接，得到包括N个双字的待传输数据，其中，N=[L1/4]+1，[]为向下取整运算；将所述待传输数据传输至目标地址，实现了使不满足双字对齐的源地址中的数据也可在使用了DMA控制器的存储器中采用AHB总线进行双字传输，提高了数据传输的效率。
-
-
-
-
-
-
Search Results
7
records
(took 0.116 seconds)
