-
公开(公告)号：CN113918311B
公开(公告)日：2022-07-01
申请号：CN202111509733.4
申请日：2021-12-10
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
摘要： 本发明实施例提供多核系统的软中断路由方法及响应软中断的方法和芯片，所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：所述多个处理器中的至少一个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器获取所述中断配置表中的所述中断任务，根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。该方法优化了软中断的路由，增强了中断系统实时性及鲁棒性。
-
公开(公告)号：CN113918311A
公开(公告)日：2022-01-11
申请号：CN202111509733.4
申请日：2021-12-10
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
摘要： 本发明实施例提供多核系统的软中断路由方法及响应软中断的方法和芯片，所述多核系统包括多个处理器，所述软中断路由方法利用再分配器和中断转换服务器，包括：所述多个处理器中的至少一个处理器生成软中断并向中断配置表中写入中断任务；所述中断转换服务器获取所述中断配置表中的所述中断任务，根据所述中断任务确定待响应的再分配器；所述待响应的再分配器触发相应的处理器进入中断。该方法优化了软中断的路由，增强了中断系统实时性及鲁棒性。
-
公开(公告)号：CN110674077B
公开(公告)日：2023-01-24
申请号：CN201910916629.3
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F15/78
摘要： 本发明公开了一种基于FPGA的数字引脚转换装置及方法，该装置包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口接收外部输入的引脚配置数据，其中引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；编码器根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；存储器存储该二维关系数据表；查找表控制器读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片的引脚和外围电路的引脚之间的连接关系。基于FPGA的数字引脚转换装置及方法能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。
-
公开(公告)号：CN110674077A
公开(公告)日：2020-01-10
申请号：CN201910916629.3
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F15/78
摘要： 本发明公开了一种基于FPGA的数字引脚转换装置及方法，该装置包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口接收外部输入的引脚配置数据，其中引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；编码器根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；存储器存储该二维关系数据表；查找表控制器读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片的引脚和外围电路的引脚之间的连接关系。基于FPGA的数字引脚转换装置及方法能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。
-
公开(公告)号：CN112580295B
公开(公告)日：2022-07-05
申请号：CN202011334559.X
申请日：2020-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
摘要： 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN112580295A
公开(公告)日：2021-03-30
申请号：CN202011334559.X
申请日：2020-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
摘要： 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN113986600B
公开(公告)日：2023-02-03
申请号：CN202111298088.6
申请日：2021-11-04
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司信息通信分公司 , 国家电网有限公司
摘要： 本发明实施例提供一种用于芯片串行接口的测试方法、装置和芯片，该方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。本发明通过模拟各种错误的时序场景，增加芯片的容错测试，能够更广范围地验证芯片串行接口的稳定性。
-
公开(公告)号：CN113986600A
公开(公告)日：2022-01-28
申请号：CN202111298088.6
申请日：2021-11-04
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司信息通信分公司 , 国家电网有限公司
摘要： 本发明实施例提供一种用于芯片串行接口的测试方法、装置和芯片，该方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。本发明通过模拟各种错误的时序场景，增加芯片的容错测试，能够更广范围地验证芯片串行接口的稳定性。
-
公开(公告)号：CN112858876A
公开(公告)日：2021-05-28
申请号：CN202110003110.3
申请日：2021-01-04
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC分类号： G01R31/28
摘要： 提供一种自适应的芯片自动化测试方法。该方法包括：通过SPI获取测试基台发送的芯片测试指令；根据该芯片测试指令触发该芯片运行芯片自测试程序，以获取测试结果；通过SPI将该测试结果反馈给该测试基台。该方法可涉及通信、人工智能、芯片测试等技术，该方法能够对芯片进行FT全面测试，提高芯片的出厂良率。
-
公开(公告)号：CN110674069B
公开(公告)日：2021-02-19
申请号：CN201910916915.X
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： G06F13/40
摘要： 本发明公开了一种芯片的数字引脚转换电路及方法、芯片，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，编码器用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器用于存储该二维关系数据表，查找表控制器用于读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片功能端口与芯片引脚之间的连接关系。该芯片上基于数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置从而实现芯片已有引脚的任意排列，减少成本。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.069 秒)
