基于极化调制的功率放大装置及方法

    公开(公告)号:CN107835144B

    公开(公告)日:2020-01-14

    申请号:CN201711060281.X

    申请日:2017-10-30

    发明人: 刘大可 苗志东

    IPC分类号: H04L27/36

    摘要: 本发明提供一种基于极化调制的功率放大装置及方法,该装置包括:坐标转换模块,将正交表示的输入信号转换为极坐标表示的幅度、相位信号;相位调制模块,周期性的交替输出第一相位调制信号和第二相位调制信号,输出幅度补偿因子;幅度调制模块,获得幅度调制信号;解码模块,获得幅度解码值;功放模块,确定对第一相位调制信号或第二相位调制信号放大的倍数,获得功率放大信号。本发明通过周期性的交替输出第一相位调制信号和第二相位调制信号,控制交替周期以及在一个交替输出的交替周期内输出第一相位调制信号和第二相位调制信号的占比,使得该功率放大装置的相位输出精度更加接近实际基带信号的相位,提高了该功率放大装置的相位精度。

    一种混合基FFT处理器
    2.
    发明授权

    公开(公告)号:CN106372034B

    公开(公告)日:2019-09-17

    申请号:CN201610757111.6

    申请日:2016-08-29

    发明人: 刘大可 刘劭晗

    IPC分类号: G06F17/14 G06F7/523

    摘要: 本发明涉及处理器技术领域,公开了一种混合基FFT处理器,包括存储单元、控制单元、块浮点单元以及运算单元。该处理器采用基于存储的架构,通过支持基2、基3、基4、基5、基8以及基16的运算单元实现支持多种FFT运算和DFT运算。该FFT处理器可以用于多模无线通信系统,相比于传统方案可以节省芯片的面积和功耗,并减小SOC设计复杂度。

    基于感应式电能传输的近场通信系统、植入式医疗仪器

    公开(公告)号:CN106301483A

    公开(公告)日:2017-01-04

    申请号:CN201610787123.3

    申请日:2016-08-30

    IPC分类号: H04B5/00 H02J50/12

    CPC分类号: H04B5/0037

    摘要: 本发明提供了一种基于感应式电能传输的近场通信系统以及植入式医疗仪器。该系统中,在供能端中增加了一个与原供能线圈部分重叠专门用于上行接收的通信线圈,从而使得供能过程与通信过程可以分别通过供能线圈以及通信线圈来实现,并通过调整线圈的相对位置使供能线圈和通信线圈之间的耦合系数近似于零,从而有效降低供电与数据通信之间的影响,进而提高无线供电效率,提升上行通信链路的信干比(上行通信载波功率与能量载波功率之比),提升了通信系统的性能。此外,在获能端中实现对获能通信线圈的复用,从而在保证正常供能以及通信的情况下,减小了获能端的尺寸,有利于本发明应用在各个具有微小尺寸要求的领域中。

    一种数据处理器及数据处理方法

    公开(公告)号:CN108874730B

    公开(公告)日:2021-06-22

    申请号:CN201810615207.8

    申请日:2018-06-14

    发明人: 刘大可 苗志东

    IPC分类号: G06F15/78

    摘要: 本发明提供一种数据处理器及数据处理方法,数据处理器包括:数据通路、运算通路、数据通路程序存储器和运算通路程序存储器;其中,数据通路程序存储器用于存储数据通路程序;运算通路程序存储器用于存储运算通路程序;数据通路用于运行数据通路程序,获得目标数据,并将目标数据输出至所述运算通路;运算通路用于运行运算通路程序,并结合所述目标数据进行运算,获得运算结果,并将运算结果输出至数据通路,以供数据通路保存所述运算结果。本发明实现将处理器的运算通路和数据通路分离,并由相互独立的程序控制,实现利用运算通路进行数据运算的时间控制数据通路的数据搬移,减少数据等待时间,提高数据处理效率。

    基于极化调制的功率放大装置

    公开(公告)号:CN107948116B

    公开(公告)日:2020-02-11

    申请号:CN201711046063.0

    申请日:2017-10-31

    发明人: 刘大可 苗志东

    IPC分类号: H04L27/36

    摘要: 本发明实施例提供的一种基于极化调制的功率放大装置,所述功率放大装置包括:解码器、抖动生成器和功放模块,所述解码器用于根据待发射调制信号的幅度信号和所述功放模块的分辨率获取所述功放模块的量化误差,且将所述量化误差发送至所述抖动生成器;所述抖动生成器用于根据所述量化误差生成第二控制信号,并将所述第二控制信号发送至所述功放模块;所述功放模块用于根据所述第二控制信号产生抖动信号对量化误差进行消除,以完成对所述待发射调制信号的放大。通过增加抖动生成器,并利用抖动生成器根据量化误差控制功放模块产生抖动信号,消除量化误差,在只增加一个功放子单元的情况下改善功率放大装置的分辨率,结构简单。

    一种FFT处理器的块浮点方法

    公开(公告)号:CN106354693B

    公开(公告)日:2019-09-17

    申请号:CN201610756966.7

    申请日:2016-08-29

    发明人: 刘大可 刘劭晗

    IPC分类号: G06F17/14 G06F7/57

    摘要: 本发明涉及FFT处理器技术领域,公开了一种FFT处理器的块浮点方法,包括:在FFT处理器的某一级中,对该级的数据块进行相应的运算;根据运算得出的结果,以对所述数据块进行相应的缩放操作,并计算出该级的所述数据块的块浮点指数,并根据块浮点指数存取公式对所述块浮点指数进行存储;在所述FFT处理器的某一级的下一级中,根据所述块浮点指数存取公式读取所述块浮点指数,并根据所述块浮点指数进行相应的对齐操作。该块浮点方法具有根据需要能够适当调整数据块大小的优点。

    超小型基站基带处理器芯片组

    公开(公告)号:CN105141347B

    公开(公告)日:2018-08-24

    申请号:CN201510324092.3

    申请日:2015-06-12

    发明人: 刘大可 蔡兆云

    摘要: 本发明提供一种超小型基站基带处理器芯片组,包括:接收波束成形芯片组、天线信号合并芯片组、用户波束收发信号处理芯片组和发送波束成形芯片组;接收波束成形芯片组通过模数转换器与超小型基站的L个天线的接收端连接、接收波束成形芯片组与天线信号合并芯片组连接,用户波束收发信号处理芯片组与天线信号合并芯片组、发送波束成形芯片组分别连接,发送波束成形芯片组通过数模转换器与超小型基站的L个天线的发送端连接,L为大于1的整数。上述超小型基站基带处理器芯片组能够解决超大型天线阵列和超大计算量产生的管脚、功耗、面积约束问题,并通过分片优化最小化全数字波束成形结构的硬件开销。

    基于极化调制的功率放大装置及方法

    公开(公告)号:CN107835144A

    公开(公告)日:2018-03-23

    申请号:CN201711060281.X

    申请日:2017-10-30

    发明人: 刘大可 苗志东

    IPC分类号: H04L27/36

    摘要: 本发明提供一种基于极化调制的功率放大装置及方法,该装置包括:坐标转换模块,将正交表示的输入信号转换为极坐标表示的幅度、相位信号;相位调制模块,周期性的交替输出第一相位调制信号和第二相位调制信号,输出幅度补偿因子;幅度调制模块,获得幅度调制信号;解码模块,获得幅度解码值;功放模块,确定对第一相位调制信号或第二相位调制信号放大的倍数,获得功率放大信号。本发明通过周期性的交替输出第一相位调制信号和第二相位调制信号,控制交替周期以及在一个交替输出的交替周期内输出第一相位调制信号和第二相位调制信号的占比,使得该功率放大装置的相位输出精度更加接近实际基带信号的相位,提高了该功率放大装置的相位精度。

    一种体内处理器及其协调方法

    公开(公告)号:CN106055391A

    公开(公告)日:2016-10-26

    申请号:CN201610340590.1

    申请日:2016-05-19

    发明人: 刘大可 刘劭晗

    IPC分类号: G06F9/48

    CPC分类号: Y02D10/24 G06F9/4843

    摘要: 本发明提供一种体内处理器及其协调方法,涉及植入式技术领域,本发明的体内处理器设于体内植入设备中,所述体内处理器包括不可重写的只读存储器;通过采用不可重写的只读存储器减小了体内植入设备的体积,并且采用不可重写的只读存储器不需要对ROM进行数据擦除和写入,从而减小了体内植入设备的功耗;通过体内外协调与分解,将体内计算和存储任务转移到体外控制计算设备中进行,并通过体外控制计算设备控制体内处理器的程序调用,从而控制体内处理器的程序流,将体内处理器的功能限制到最小,在保证系统总体功能与性能的前提下,进一步减小了体内植入设备的体积和功耗。

    一种体内处理器及其协调方法

    公开(公告)号:CN106055391B

    公开(公告)日:2019-07-19

    申请号:CN201610340590.1

    申请日:2016-05-19

    发明人: 刘大可 刘劭晗

    IPC分类号: G06F9/48

    CPC分类号: Y02D10/24

    摘要: 本发明提供一种体内处理器及其协调方法,涉及植入式技术领域,本发明的体内处理器设于体内植入设备中,所述体内处理器包括不可重写的只读存储器;通过采用不可重写的只读存储器减小了体内植入设备的体积,并且采用不可重写的只读存储器不需要对ROM进行数据擦除和写入,从而减小了体内植入设备的功耗;通过体内外协调与分解,将体内计算和存储任务转移到体外控制计算设备中进行,并通过体外控制计算设备控制体内处理器的程序调用,从而控制体内处理器的程序流,将体内处理器的功能限制到最小,在保证系统总体功能与性能的前提下,进一步减小了体内植入设备的体积和功耗。