专利检索 ap:("北京超弦存储器研究院" OR "清华大学") AND inv:"陈锦溢" 第 1 页

1.

发明公开
动态可重构流水线架构的全代码段无死锁编译方法及系统审中-实审

公开(公告)号：CN117992066A

公开(公告)日：2024-05-07

申请号：CN202410218681.2

申请日：2024-02-27

申请人： 北京超弦存储器研究院 , 清华大学

发明人： 陈锦溢 , 朱建峰 , 魏少军

IPC分类号： G06F8/41 , G06F9/52

摘要： 本发明公开了一种动态可重构流水线架构的全代码段无死锁编译方法及系统，该方法包括：对目标代码进行前端编译，生成软件中间表达；将硬件阵列抽象为硬件中间表达；基于软件中间表达和硬件中间表达，采用三段式模型，对动态可重构流水线架构的编译流程进行第一阶段死锁分析，获得执行时间差，并生成算子路由与排布结果；再进行第二阶段死锁静态判断，生成每个处理单元的配置信息；进行配置信息翻译后运行每个处理单元，在运行时动态获得数据时间差；对动态可重构流水线架构的编译流程进行第二阶段死锁动态判断，若第二阶段死锁动态判断结果为存在死锁，为处理单元动态分配额外寄存器。本发明可以同时兼顾高数据吞吐率和高编译成功率。