-
公开(公告)号：CN118946138A
公开(公告)日：2024-11-12
申请号：CN202310539542.5
申请日：2023-05-12
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请提供了一种半导体器件及其制造方法、电子设备。本申请的半导体器件包括一层或多层沿着第三方向垂直堆叠的存储单元、沿着第三方向延伸的字线、沿着第二方向延伸且至少部分环绕字线的位线；多层垂直堆叠的多个存储单元共用一条字线，且连接到不同的位线；各存储单元的晶体管的半导体层沿着第三方向延伸且全环绕字线；每个存储单元的电容器的第一电极沿着第一方向延伸且至少部分环绕半导体层，第一方向与第二方向交叉且均处于垂直于第三方向的平面内；各第一电极和位线分别环绕在半导体层的侧壁沿第三方向上的不同区域；晶体管的沟道方向与字线的延伸方向一致。本申请提供的存储器架构能够有效地提高存储密度而且制造工艺简单。
-
公开(公告)号：CN118944662A
公开(公告)日：2024-11-12
申请号：CN202310524868.0
申请日：2023-05-10
申请人： 北京超弦存储器研究院
IPC分类号： H03K19/20
摘要： 本申请涉及一种逻辑与门器件及其制备方法。所述逻辑与门器件，包括：至少两个输入端、一个输出端和一个晶体管；晶体管包括：至少两个栅极、一个源极、一个漏极以及连接源极和漏极的有源结构；其中，栅极和有源结构中的一者环绕另一者设置；至少两个栅极在第一方向上间隔设置，并与输入端一一对应地连接；第一方向为晶体管导通时源极和漏极之间的电流传输方向；源极与参考电压端连接；漏极与输出端连接。本申请提供的逻辑与门器件占据面积较小，有利于提升空间利用率，进而提升器件集成度及存储密度。
-
公开(公告)号：CN118922061A
公开(公告)日：2024-11-08
申请号：CN202310507437.3
申请日：2023-05-06
申请人： 北京超弦存储器研究院
摘要： 一种电容及其制造方法、电子设备，所述电容包括：第一极板、第二极板和设置在所述第一极板和所述第二极板之间的介质层，所述介质层包括种子层和设置在所述种子层和所述第二极板之间的主体层，制备所述种子层的前驱体与制备所述主体层的前驱体不同，且制备所述种子层的前驱体与氧的反应活性小于制备所述主体层的前驱体与氧的反应活性；所述主体层的结晶应变小于所述种子层的结晶应变。本实施例中，通过使用与氧反应活性低的前驱体制备种子层，可以减少杂质，提高种子层的K值，从而提高介质层的K值，且使用结晶应变小的膜层作为主体层，可以减少裂纹，降低漏电。
-
公开(公告)号：CN118829199A
公开(公告)日：2024-10-22
申请号：CN202310416435.3
申请日：2023-04-18
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00 , G11C11/409 , G11C11/401
摘要： 本发明提供了一种存储器及其访问方法、电子设备，该存储器包括多个存储单元、写入字线、写入位线和读取位线；存储单元包括：第一晶体管、电容和第二晶体管；第一晶体管的栅极与写入字线连接，第一晶体管的第一极与写入位线连接，第一晶体管的第二极与电容的第一电极连接，电容的第二电极与第二晶体管的栅极连接，第二晶体管的第一极用于接收预设电压，第二晶体管的第二极与读取位线连接。本发明提供的存储器，能够降低由于写入位线上的电压波动带来的影响，从而能够提高读写存储信息的正确性，而且可实现多比特多种状态信息的存储。
-
公开(公告)号：CN118800786A
公开(公告)日：2024-10-18
申请号：CN202410932544.5
申请日：2024-07-12
申请人： 北京超弦存储器研究院 , 北京大学
IPC分类号： H01L29/10 , H01L29/06 , H01L29/786 , H01L21/34 , B82Y40/00
摘要： 本发明涉及一种纳米尺寸异质结晶体管器件结构，包括：衬底、栅介质层、栅电极、源漏电极层，在衬底上具有异质结沟道层，异质结沟道层包括第一沟道层和第二沟道层。栅电极和所述栅介质层位于衬底和所述异质结沟道层之间构成底栅结构。栅电极和栅介质层位于异质结沟道层之间构成顶栅结构。同时提供了对应器件结构的制作方法。本发明采用异质结结构提升了晶体管开态电流，采用禁带较宽的沟道材料改善了短沟效应和泄漏电流，采用接触电阻更小的材料作为异质结和源漏接触的接触层，减小了接触电阻。
-
公开(公告)号：CN118785699A
公开(公告)日：2024-10-15
申请号：CN202310362549.4
申请日：2023-04-06
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请公开了一种存储器的制备方法、存储器及电子设备，属于半导体技术领域。该存储器包括多个字线、多个位线以及多个存储单元层；每个存储单元层包括阵列排布的多个存储单元，任一存储单元包括晶体管和电容；晶体管的半导体层沿垂直于衬底的第一方向延伸，晶体管的栅极沿平行于衬底的第二方向延伸且环绕半导体层的侧壁；电容的第一电极沿第二方向延伸且环绕半导体层的侧壁；每个位线环绕一列存储单元的半导体层的侧壁；环绕任一存储单元的半导体层的侧壁的位线、栅极和第一电极在第一方向依次间隔排布。本申请提供的三维堆叠的1T1C存储器的集成密度较高，便于成型，工艺简单，有利于降低制备成本以及提高制备精度。
-
公开(公告)号：CN118742019A
公开(公告)日：2024-10-01
申请号：CN202310336525.1
申请日：2023-03-31
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本公开涉及一种存储器及其制造方法、电子设备。该存储器包括存储器包括衬底以及设置于衬底上的一个或多个重复单元，多个字线。其中，重复单元包括：沿第一方向延伸且间隔设置的两个位线，及设置于两个位线间隔内的隔离层；设置于位线背离隔离层侧壁上的支撑层；支撑层包括在第一方向上间隔分布的多个子支撑部，且相邻子支撑部之间的间隔构成字线孔；晶体管位于字线孔内包括环绕字线侧壁的半导体层以及设置在字线侧壁和半导体层内侧壁之间的栅极绝缘层；其中，半导体层背离对应位线的外侧壁与相邻子支撑部背离同一位线的侧壁平齐。本公开可以大大降低后续去除寄生晶体管的工艺难度，从而提升存储器性能。
-
公开(公告)号：CN118742016A
公开(公告)日：2024-10-01
申请号：CN202310318545.6
申请日：2023-03-28
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请提供了一种3D堆叠的半导体器件及其制造方法、电子设备。本申请的半导体器件包括多层沿着垂直于衬底的方向堆叠的存储单元，沿着垂直于衬底的方向延伸的贯穿各层存储单元的字线；沿着垂直于字线并沿着第一方向延伸的位线；其中字线环绕有半导体层，各存储单元的晶体管的第一源/漏极与第二源/漏极在第二方向上位于环形的半导体层的两侧且与半导体层相连，第二方向与第一方向交叉且垂直于字线；其中在字线的延伸方向上，半导体层间隔设置；半导体层为金属氧化物半导体层；第一源/漏极和第二源/漏极包含金属硅化物。本申请的器件架构能够有效提高存储密度。
-
公开(公告)号：CN118742015A
公开(公告)日：2024-10-01
申请号：CN202310316430.3
申请日：2023-03-28
申请人： 北京超弦存储器研究院
IPC分类号： H10B12/00
摘要： 本申请提供了一种3D堆叠的半导体器件及其制造方法、电子设备。该半导体器件包括多层沿着垂直于衬底的方向堆叠的存储单元，至少一条沿着垂直于衬底的方向延伸的字线；至少一条沿着垂直于字线的第一方向延伸的位线；各存储单元的晶体管包括沿着第二方向延伸的沟道区，各存储单元的晶体管的第一源/漏极与第二源/漏极在第二方向上位于沟道区的两侧且与沟道区相连，第二方向与第一方向交叉且垂直于字线；沟道区由硅纳米线或硅纳米片制成且被栅极环绕；在所述字线的延伸方向上，所述沟道区间隔设置。本申请的器件架构能够有效提高存储密度。
-
公开(公告)号：CN118738099A
公开(公告)日：2024-10-01
申请号：CN202310341852.6
申请日：2023-03-31
申请人： 北京超弦存储器研究院
摘要： 本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供衬底，衬底包括第一元素；于衬底上形成超晶格结构，超晶格结构包括由下至上依次交替叠置的第一外延层和第二外延层；其中，第一外延层为包括第一元素、第二元素和掺杂元素的掺杂化合物层，第二元素的原子直径大于第一元素的原子直径，掺杂元素的原子直径小于第一元素的原子直径；第二外延层包括第一元素。由于在第一外延层内引入了原子半径比第一元素小的掺杂元素进行掺杂，掺杂元素代替了部分第二元素和/或部分第一元素的位置，从而能够减少超晶格结构在形成过程中的应力积累以降低超晶格结构的失配位错，从而能够避免芯片的可靠性下降。
-
-
-
-
-
-
-
-
-
搜索结果
674 条记录 (耗时 0.038 秒)
