公开(公告)号：CN114450786A

公开(公告)日：2022-05-06

申请号：CN201980100941.3

申请日：2019-10-30

申请人： 华为技术有限公司

发明人： 张童龙 ,  张晓东 ,  官勇 ,  王思敏

IPC分类号： H01L23/488

摘要： 一种芯片堆叠封装结构(100)及其封装方法、电子设备(1)，涉及电子技术领域，用于解决如何将多个副芯片堆叠单元(30)可靠的键合在同一主芯片堆叠单元(10)上的问题。芯片堆叠封装结构(100)，包括:主芯片堆叠单元(10)，具有位于第一表面上的绝缘且间隔设置的多个主管脚(11)；第一键合层(20)，设置于第一表面上；第一键合层(20)包括绝缘且间隔设置的多个键合组件(21)；多个键合组件(21)中的每个包括至少一个键合部(211)，任意两个键合部(211)绝缘设置，且任意两个键合部(211)的横截面积相同；多个键合组件(21)分别与多个主管脚(11)键合；多个副芯片堆叠单元(30)，设置于第一键合层(20)远离主芯片堆叠单元(10)一侧的表面；副芯片堆叠单元(30)具有绝缘且间隔设置的多个微凸点(31)；多个微凸点(31)中的每个与多个键合组件(21)中的一个键合。

公开(公告)号：CN118841393A

公开(公告)日：2024-10-25

申请号：CN202310472967.9

申请日：2023-04-24

申请人： 华为技术有限公司

发明人： 许继开 ,  李珩 ,  官勇 ,  赵南

IPC分类号： H01L23/522 ,  H01L23/528 ,  H01L23/488 ,  H01L23/498 ,  H01L21/768

摘要： 本申请实施例提供一种芯片及其制造方法、电子设备，用于解决芯片金属走线较长时发生信号延迟的技术问题。该芯片包括：衬底和设置在衬底上的互联结构。互联结构包括第一介电层和第二介电层。第一介电层内设置有贯通第一介电层的第一走线。第二介电层设置在第一介电层背离衬底的一侧，第二介电层内设置有贯通第二介电层的第二走线。第一走线和第二走线电连接。在第一走线和第二走线的长度之和不变的情况下，相比完全采用第二介电层，本申请实施例通过设置第一介电层，能够减少寄生电容，从而解决信号延迟的问题。以及，该芯片不需要增加第一走线和第二走线的线宽、不需要增大相邻走线之间的间距来减少寄生电容，从而保证走线的设置密度。

公开(公告)号：CN112219276A

公开(公告)日：2021-01-12

申请号：CN201880094194.2

申请日：2018-11-23

申请人： 华为技术有限公司

发明人： 张晓东 ,  官勇 ,  李珩

IPC分类号： H01L23/48 ,  H01L21/98

摘要： 一种芯片以及芯片封装方法，以增加单位面积内芯片中互连通道的数目，进而提升芯片的带宽，并控制芯片封装的成本。所述芯片包括：布线层；设置在所述布线层上的第一裸片以及半导体板；其中，所述半导体板中设置有第一半导体通道；设置在所述第一裸片以及所述半导体板上的第二裸片；其中，所述第二裸片通过所述第一半导体通道与所述布线层耦合。

公开(公告)号：CN118712179A

公开(公告)日：2024-09-27

申请号：CN202310355374.4

申请日：2023-03-27

申请人： 华为技术有限公司

发明人： 程志强 ,  任亦纬 ,  赵南 ,  张童龙 ,  官勇 ,  李珩

IPC分类号： H01L25/07 ,  H01L21/56 ,  H01L21/768 ,  H01L23/31 ,  H01L23/48

摘要： 本申请实施例提供一种转接板及其制备方法、芯片封装结构、电子设备，涉及半导体技术领域，用于降低转接板内金属布线的寄生电容。转接板包括：基底以及与基底层叠设置的至少一个重布线层。重布线层包括交替设置的至少一个第一介质层、至少一个第二介质层以及电连接的金属布线、第一导通孔。其中，金属布线位于第一介质层内，第一导通孔位于第二介质层内。至少一个第二介质层内还设置有至少一个空隙。

公开(公告)号：CN113939911A

公开(公告)日：2022-01-14

申请号：CN201980097019.3

申请日：2019-05-31

申请人： 华为技术有限公司

发明人： 张晓东 ,  张童龙 ,  官勇 ,  李珩

IPC分类号： H01L23/538

摘要： 一种芯片以及集成芯片，以解决现有技术中封装芯片中上下层芯片需要通过TSV方式互连，导致下层芯片结构中的翘曲风险高、设计复杂度以及制作工艺难度大的问题。该集成芯片包括互连层，设置在互连层上的第一芯片，第二芯片以及第一垂直互连结构。其中，第二芯片包括第一部分和第二部分，第一部分被设置在第一芯片的顶部表面上，第二部分突出于第一芯片的侧方；第一垂直互连结构设置在第一芯片的侧方，第二芯片的第二部分通过第一垂直互连结构与互连层电性连接，即第一芯片与第二芯片相错设置，第一垂直互连结构与第二芯片的第二部分设置在第一芯片的同侧，第二芯片的第二部分绕过第一芯片，通过第一垂直互连结构与互连层电性连接。

公开(公告)号：CN113826200A

公开(公告)日：2021-12-21

申请号：CN201980096458.2

申请日：2019-05-20

申请人： 华为技术有限公司

发明人： 张童龙 ,  张晓东 ,  官勇 ,  李珩

IPC分类号： H01L25/065 ,  H01L23/498

摘要： 一种芯片封装结构及芯片封装方法，该芯片封装结构包括至少一个第一芯片(10)、第二芯片(20)和载板(30)，其中，第一芯片(10)设置于第二芯片(20)和载板(30)之间，第一芯片(10)的有源层(101)和第二芯片(20)的有源层(201)相对，第一芯片(10)和第二芯片(20)之间设置有第一互连结构(102)，用于连通第一芯片(10)的有源层(101)和第二芯片(20)的有源层(201)，第一芯片(10)的内部设有第一导体柱(103)，该第一导体柱(103)的一端与第一芯片(10)的有源层(101)连通，第一导体柱(103)的另一端穿过第一芯片(10)与载板(30)中的电路连通。通过将两个芯片的有源层进行面对面连接，缩短两个芯片之间信号传输的线路，提高两个芯片之间的信号传输效率。

公开(公告)号：CN118800757A

公开(公告)日：2024-10-18

申请号：CN202310427258.9

申请日：2023-04-12

申请人： 华为技术有限公司

发明人： 许继开 ,  李珩 ,  官勇 ,  赵南 ,  任亦纬

IPC分类号： H01L23/522 ,  H01L23/528 ,  H01L21/768

摘要： 本申请提供一种电容器件及其制作方法、电子设备，涉及电容技术领域，能够降低器件的制备工艺难度。该电容器件包括第一结构层、金属布线层、第一连接盘和第二连接盘。第一结构层中设置有沟槽和金属过孔，沟槽的底部具有开口。金属布线层位于沟槽底部、且暴露于开口中。沟槽中交替填充有多个电极层和多个第一介质层。第一连接盘和第二连接盘分别通过金属过孔与金属布线层连接。其中，多个电极层中包括第一电极层、第二电极层以及至少一个中间电极层；第一电极层在开口处与金属布线层接触；连接盘直接覆盖在第二电极层表面；中间电极层通过金属过孔与金属布线层连接；相邻的两个电极层分别与第一连接盘和第二连接盘电连接。