公开(公告)号：CN107038021B

公开(公告)日：2019-05-24

申请号：CN201710216353.9

申请日：2017-04-05

申请人： 华为技术有限公司

发明人： 曾宇森

IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/312

摘要： 本申请提供了一种用于访问随机存取存储器RAM的方法和装置，该方法包括：处理器通过第一线程读取所述RAM的第一地址的数据，所述第一线程为连续访问所述第一地址的多个线程中的任一线程；所述处理器在通过所述第一线程从所述第一地址读取数据之后，确定与所述第一地址对应的指示信息，所述指示信息用于指示在所述第一线程之前是否有第二线程对所述第一地址进行读改写操作；所述处理器根据所述指示信息，确定所述第一线程的待修改数据；所述处理器对所述第一线程的待修改数据进行修改，生成所述第一线程的回写数据。本申请实施例的方法和装置，能够在多个线程连续对RAM的同一地址进行读改写操作时，有利于降低数据的出错率。

公开(公告)号：CN107038021A

公开(公告)日：2017-08-11

申请号：CN201710216353.9

申请日：2017-04-05

申请人： 华为技术有限公司

发明人： 曾宇森

IPC分类号： G06F9/38 ,  G06F9/30 ,  G06F9/312

CPC分类号： G06F9/3834 ,  G06F9/30043 ,  G06F9/30087

摘要： 本申请提供了一种用于访问随机存取存储器RAM的方法和装置，该方法包括：处理器通过第一线程读取所述RAM的第一地址的数据，所述第一线程为连续访问所述第一地址的多个线程中的任一线程；所述处理器在通过所述第一线程从所述第一地址读取数据之后，确定与所述第一地址对应的指示信息，所述指示信息用于指示在所述第一线程之前是否有第二线程对所述第一地址进行读改写操作；所述处理器根据所述指示信息，确定所述第一线程的待修改数据；所述处理器对所述第一线程的待修改数据进行修改，生成所述第一线程的回写数据。本申请实施例的方法和装置，能够在多个线程连续对RAM的同一地址进行读改写操作时，有利于降低数据的出错率。

公开(公告)号：CN114667698B

公开(公告)日：2024-04-12

申请号：CN201980102170.1

申请日：2019-12-25

申请人： 华为技术有限公司

发明人： 杨伟国 ,  王予 ,  曾宇森

IPC分类号： H04L1/00

摘要： 一种校验和计算方法及电路，用以在占用较少处理资源的情况下高效地计算校验。校验和计算电路包括数据压缩电路和加法计算电路，数据压缩电路用于将X个待运算数据的对应位相加，并将溢出的比特位右移M位，得到N个待运算数据，加法计算电路用于根据N个待运算数据计算得到校验和。其中，X个待运算数据通过对原始数据进行分组后得到，X个待运算数据中的每个待运算数据包括M比特，N个待运算数据中的每个待运算数据包括M比特，M＞1，N＜X且N≥2。

公开(公告)号：CN114667698A

公开(公告)日：2022-06-24

申请号：CN201980102170.1

申请日：2019-12-25

申请人： 华为技术有限公司

发明人： 杨伟国 ,  王予 ,  曾宇森

IPC分类号： H04L1/00

摘要： 一种校验和计算方法及电路，用以在占用较少处理资源的情况下高效地计算校验。校验和计算电路包括数据压缩电路和加法计算电路，数据压缩电路用于将X个待运算数据的对应位相加，并将溢出的比特位右移M位，得到N个待运算数据，加法计算电路用于根据N个待运算数据计算得到校验和。其中，X个待运算数据通过对原始数据进行分组后得到，X个待运算数据中的每个待运算数据包括M比特，N个待运算数据中的每个待运算数据包括M比特，M＞1，N＜X且N≥2。