公开(公告)号：CN116821048A

公开(公告)日：2023-09-29

申请号：CN202210282818.1

申请日：2022-03-22

Applicant: 华为技术有限公司

Inventor： 吴威 ,  倪磊滨 ,  王侃文 ,  杨伟 ,  廖健行

IPC: G06F15/80

Abstract: 本申请实施例涉及一种存算一体芯片，包括：具有开关网络和复用电容的存算阵列模块、读写模块、全局控制模块和输出模块。全局控制模块根据预先配置的控制信号控制开关网络中各开关的闭合，以使存算阵列模块处于存储模式。存算阵列模块接收模拟输入信号。根据控制信号和权重完成对模拟输入信号的运算，并根据复用电容和反馈信号叠加基准电压确定运算结果。其中，运算结果存储在复用电容中。输出模块将运算结果进行移位相加，确定数字输出信号，并将数字输出信号进行输出。本申请通过对存算阵列模块中的电容进行复用，可以去除SAR ADC中CAP DAC，从而在提升芯片算力的同时，可以进一步减小芯片所占面积。

公开(公告)号：CN114079627A

公开(公告)日：2022-02-22

申请号：CN202010820611.6

申请日：2020-08-14

Applicant: 华为技术有限公司

Inventor： 李鸽子 ,  李诚 ,  杨伟 ,  虞志益 ,  李润峰

IPC: H04L45/16 ,  H04L12/18 ,  G06N3/04

Abstract: 本申请公开了数据传输装置和方法，涉及数据传输技术领域，有助于提高数据传输效率。数据传输装置包括路由器、第一网络接口以及多个第二网络接口。在所述第一网络接口接收到所述路由器发送的包括多个目的网络接口的标识的数据包后，所述第一网络接口可以在第一子网中广播数据包，第一子网包括第一网络接口和多个第二网络接口，多个第二网络接口包括多个目的网络接口。所述第一子网中的多个第二网络接口接收第一网络接口发送的数据包后，所述多个目的网络接口可以根据数据包中的目的网络接口的标识，将数据包转发给对应的处理节点，所述多个第二网络接口中除所述多个目的网络接口之外的其他网络接口可以根据所述多个目的网络接口的标识丢弃数据包。

公开(公告)号：CN110088740B

公开(公告)日：2021-10-19

申请号：CN201780059962.6

申请日：2017-09-30

Applicant: 华为技术有限公司 ,  中国科学院计算技术研究所

Inventor： 卢天越 ,  陈明宇 ,  阮元 ,  杨伟

IPC: G06F12/0873

Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。

公开(公告)号：CN107885671B

公开(公告)日：2021-09-14

申请号：CN201610878743.8

申请日：2016-09-30

Applicant: 华为技术有限公司 ,  中国科学院计算技术研究所

Inventor： 卢天越 ,  陈明宇 ,  阮元 ,  杨伟

IPC: G06F12/0873

Abstract: 本申请公开了一种非易失性内存NVM的持久化方法和计算设备，内存控制器关联的至少两个内存写指令集合中每个内存写指令集合配置有信用度值，介质控制器关联的至少两个介质写指令集合中每个介质写指令集合配置为信用度值，通过写指令的收发状态和执行状态变更信用度值，多个内存写指令集合各自对应的信用度值与介质控制器中设置的多个介质写指令集合各自对应的信用度值保持同步，内存控制器与介质控制器的信用度值保持同步后，能准确根据信用度值查询写指令是否完成持久化。同时，通过设置多个内存写指令集合，在持久化查询时能实现以内存写指令集合为粒度的局部阻塞，以提高内存控制器的并行处理效率。

公开(公告)号：CN109791589B

公开(公告)日：2021-07-16

申请号：CN201780059409.2

申请日：2017-08-31

Applicant: 华为技术有限公司

Inventor： 朗诺斯·弗洛里安 ,  杨峰 ,  杨伟

IPC: G06F21/60

Abstract: 一种计算机内存数据加解密的方法及装置，用以解决现有技术中存在的对NVDIMM中存储的所有数据进行加解密的方式会导致计算机的处理效率降低，导致读写数据的延时增大的问题，本发明实施例中，NVDIMM通过确定接收到的数据写入/读出指令中的指示位确定是否需要加解密，NVDIMM在接收到的数据加/解出指令后，执行对应的加解密操作，使得处理器无需进行加解密的操作，而由NVDIMM自行进行加解密操作，减少了占用的处理器带宽，进而减少读写数据时处理器的时延，同时不需要对所有的写入或读出的数据进行加解密，不需进行额外的加解密操作，可以提供加解密操作的灵活性。

公开(公告)号：CN109478168B

公开(公告)日：2020-12-04

申请号：CN201780043116.5

申请日：2017-06-23

Applicant: 华为技术有限公司

Inventor： 肖世海 ,  弗洛里安·朗诺斯 ,  杨伟

IPC: G06F13/00

Abstract: 一种内存访问技术及计算机系统(100)，所述计算机系统(100)包括内存控制器(106)、介质控制器(110)以及与所述介质控制器(110)连接的非易失性内存NVM(112)。在接收所述内存控制器(106)发送的第一读命令之后，所述介质控制器(110)可以根据所述第一读命令中的第一地址从所述NVM(112)中读取第一数据。之后，所述介质控制器(110)能够根据所述内存控制器(106)发送的至少两个Send命令向所述内存控制器(106)返回固定长度的至少两个子数据块以及所述至少两个子数据块的元数据。其中，所述元数据中包含有用于指示对应的子数据块在所述第一数据中的偏移量的位置标识。所述内存控制器(106)根据所述至少两个子数据块的元数据中的位置标识将所述至少两个子数据块合并为所述第一数据。

公开(公告)号：CN106406493B

公开(公告)日：2020-04-28

申请号：CN201510460607.2

申请日：2015-07-30

Applicant: 华为技术有限公司 ,  复旦大学

Inventor： 杨任花 ,  赵俊峰 ,  杨伟 ,  肖世海 ,  林殷茵 ,  韦祎

IPC: G06F1/3287

Abstract: 一种能降低功耗的电子装置及降低电子装置功耗的方法，所述电子装置包括处理器、易失性内存、及非易失性内存，所述非易失性内存存储第一操作系统，所述电子装置在第一工作模式和第二工作模式下工作；当所述电子装置处于所述第一工作模式时，第二操作系统在所述易失性内存中运行，在所述处理器侦测到所述电子装置达到预设的进入所述第二工作模式的条件时，开启所述非易失性内存，移动所述易失性内存中的非系统数据至所述非易失性内存中，所述非系统数据不包括所述第二操作系统，在所述非系统数据移动完成后，关闭所述易失性内存，在所述非易失性内存中运行所述第一操作系统，使所述电子装置进入所述第二工作模式。从而降低电子装置的功耗。

公开(公告)号：CN110968451A

公开(公告)日：2020-04-07

申请号：CN201811369316.2

申请日：2018-11-16

Applicant: 华为技术有限公司

Inventor： 卡夫·基拉 ,  马修·迪帕克 ,  苏尔达山·奇拉格 ,  荣格·马赛厄斯 ,  韦斯·克里斯蒂安 ,  韦恩·诺伯特 ,  弗洛里安·朗诺斯 ,  李鸽子 ,  杨伟

IPC: G06F11/10 ,  G06F12/02 ,  G11C29/04 ,  G11C29/42

Abstract: 本申请提供了一种内存访问技术及计算机系统。本申请提供的内存访问方法可以根据待写入DRAM内存的数据中“1”和“0”的数量以及DRAM的存储模式，确定是否将待存储数据进行翻转存储，以减少动态随机存储器DRAM中高电荷的存储单元的数量，降低数据的出错概率。

公开(公告)号：CN105989352B

公开(公告)日：2019-08-20

申请号：CN201510101155.9

申请日：2015-03-06

Applicant: 华为技术有限公司 ,  南洋理工大学

Inventor： 余浩 ,  王雨豪 ,  倪磊滨 ,  杨伟 ,  赵俊峰 ,  肖世海

IPC: G06K9/00

Abstract: 本申请揭示了一种图像识别加速器、终端设备及图像识别方法。图像识别加速器包括了降维处理模块、NVM以及图像匹配模块。在图像识别加速器进行图像识别的过程中，先由降维处理模块根据设置的降维参数γ降低第一图像数据的维度。NVM将降维后的第一图像数据中的各个数值的低ω位按照设置的第一电流I写入NVM中的第一存储区域，并将降维后的第一图像数据中的各个数值的高N‑ω位按照设置的第二电流写入NVM中的第二存储区域。其中，第一电流小于第二电流。从而，匹配模块可以确定所述NVM中存储的图像库中是否包含有与所述降维后的第一图像数据相匹配的图像数据。本发明实施例提供的图像识别加速器能够在降低终端设备的系统功耗的基础上保证图像识别的准确性。

公开(公告)号：CN109478168A

公开(公告)日：2019-03-15

申请号：CN201780043116.5

申请日：2017-06-23

Applicant: 华为技术有限公司

Inventor： 肖世海 ,  弗洛里安·朗诺斯 ,  杨伟

IPC: G06F13/00

Abstract: 一种内存访问技术及计算机系统(100)，所述计算机系统(100)包括内存控制器(106)、介质控制器(110)以及与所述介质控制器(110)连接的非易失性内存NVM(112)。在接收所述内存控制器(106)发送的第一读命令之后，所述介质控制器(110)可以根据所述第一读命令中的第一地址从所述NVM(112)中读取第一数据。之后，所述介质控制器(110)能够根据所述内存控制器(106)发送的至少两个Send命令向所述内存控制器(106)返回固定长度的至少两个子数据块以及所述至少两个子数据块的元数据。其中，所述元数据中包含有用于指示对应的子数据块在所述第一数据中的偏移量的位置标识。所述内存控制器(106)根据所述至少两个子数据块的元数据中的位置标识将所述至少两个子数据块合并为所述第一数据。