公开(公告)号：CN118352306A

公开(公告)日：2024-07-16

申请号：CN202410474715.4

申请日：2024-04-18

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC分类号： H01L21/768

摘要： 本申请提供一种硅通孔与半导体器件的集成方法，在半导体器件上的接触结构上先形成第一开口，然后在第一开口中形成牺牲层，接着在半导体器件侧的硅衬底上形成硅通孔，接着又回刻去除牺牲层以重新打开第一开口，最后在第一开口和硅通孔中同时形成金属层，以实现硅通孔和所述半导体器件的互连，从而实现硅通孔与半导体器件的集成，相较于传统的硅通孔与半导体器件的集成方案，本申请提供的硅通孔与半导体器件的集成方法工艺步骤更简化，制造成本更低。

公开(公告)号：CN118098958A

公开(公告)日：2024-05-28

申请号：CN202410182326.4

申请日：2024-02-18

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC分类号： H01L21/331 ,  H01L29/165

摘要： 本发明提供一种HBT器件的制造方法，提供衬底，衬底上形成有STI以定义出有源区，在衬底上形成外延层；在外延层上形成第一电介质层，在第一电介质层上形成第二电介质层，利用光刻、刻蚀在第一、二电介质层上形成位于有源区上方的沟槽；形成覆盖沟槽的第一多晶硅层，在第一多晶硅层上形成第三电介质层，利用光刻、刻蚀图形化第三电介质层及其下方的第一多晶硅层、第二电介质层，形成位于有源区上方的叠层结构；在叠层结构上形成第四电介质层，之后刻蚀第四电介质层至第一电介质层裸露；刻蚀第一电介质层至其部分保留在第一多晶硅层的底端侧壁。本发明减少一张光罩的同时也解决了光刻套准的问题，减轻侧墙形成时湿法刻蚀的工艺难度。

公开(公告)号：CN117219509A

公开(公告)日：2023-12-12

申请号：CN202311191678.8

申请日：2023-09-14

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  陈曦 ,  黄景丰 ,  杨继业

IPC分类号： H01L21/331 ,  H01L29/737

摘要： 本申请提供一种锗硅异质结晶体管及其制造方法，其中制造方法包括：提供一衬底，衬底上依次形成有锗硅层、第一介质层和第二介质层；形成第一开口；形成第二开口；在第二开口、第一开口中以及第二介质层上形成第一多晶硅层；刻蚀STI上方的第一多晶硅层、第二介质层；形成第三介质层；去除第一介质层表面的第三介质层；采用湿法刻蚀工艺去除STI上方的第一介质层以及去除第二介质层底部的部分第一介质层；形成第二多晶硅层；去除第一多晶硅层顶部的第三介质层。本申请通过湿法刻蚀工艺去除部分第一介质层形成最终的侧墙，可以降低对基区锗硅层界面的损伤，有利于后续锗硅层上的外基区导电层的外延。

公开(公告)号：CN118692983A

公开(公告)日：2024-09-24

申请号：CN202410677849.6

申请日：2024-05-28

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC分类号： H01L21/768

摘要： 本发明提供一种硅通孔的集成方法，提供衬底，在衬底上形成有集成电路器件，形成覆盖集成电路器件单的层间介质层，利用光刻、刻蚀的方法在层间介质层上形成与集成电路器件相连通的接触孔，利用淀积、研磨的方法形成填充接触孔的牺牲层；利用光刻、刻蚀的方法在层间介质层及其下方的衬底上形成硅通孔，形成填充硅通孔的电介质层和第一金属层；去除牺牲层，形成填充接触孔且与第一金属层形成电接触的第二金属层。本发明在器件的接触孔制作完成的同时与硅通孔连接，最终将硅通孔与器件集成在一起，节省了接触孔的制作成本，从而降低了硅通孔与器件集成制造成本。

公开(公告)号：CN118098957A

公开(公告)日：2024-05-28

申请号：CN202410182062.2

申请日：2024-02-18

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC分类号： H01L21/331 ,  H01L29/165

摘要： 本发明提供一种HBT器件的制造方法，提供衬底，衬底作为集电极，衬底上形成有STI以定义出有源区，在衬底上依次形成第一至四电介质层；在第二至四电介质层上形成位于有源区上方的沟槽；在沟槽、第四电介质层上形成第五电介质层，刻蚀第五电介质层使其保留在沟槽的侧壁；去除沟槽下方部分的第一电介质层，使得沟槽形成为倒T形的结构，之后利用外延工艺在沟槽底部形成外延层，使得外延层自下而上生长，外延层作为基区；形成覆盖沟槽的第一多晶硅层，之后在第一多晶硅层上形成光刻胶层。本发明利用牺牲氮化硅层自对准(SLSA)工艺，一方面大大降低了SiGe外延工艺的难度，另一方面可有效降低外基区的连接电阻，从而达到进一步提升器件性能的目的。

公开(公告)号：CN117423614A

公开(公告)日：2024-01-19

申请号：CN202311411753.7

申请日：2023-10-27

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 段雪飞 ,  史春昌 ,  黄静娴 ,  杨飘 ,  陈曦 ,  黄景丰

IPC分类号： H01L21/285 ,  H01L21/331 ,  H01L29/737

摘要： 本申请涉及异质结双极晶体管自对准硅化物的形成方法。该方法包括：制作异质结双极晶体管，在发射区结构侧壁位置处的第二介质层上形成第二侧墙；在第二介质层上形成外基区光刻胶层，通过外基区光刻胶层定义外基区图案；基于带有外基区图案的外基区光刻胶层，刻蚀第二介质层和基极引出层，剩余基极引出层形成外基区结构；沉积金属硅化阻挡层，金属硅化阻挡层的材质为氮化硅；选择性刻蚀金属硅化物阻挡层，使得异质结双极晶体管外露；刻蚀去除异质结双极晶体使得集电极引出区、外基区结构和发射区结构的上表面外露；采用自对准工艺使得异质结双极晶体管中外露的集电极引出区、外基区结构和发射区结构的上表面上形成金属硅化物。

公开(公告)号：CN115394838A

公开(公告)日：2022-11-25

申请号：CN202211134855.4

申请日：2022-09-19

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  陈曦 ,  黄景丰 ,  杨继业

IPC分类号： H01L29/06 ,  H01L29/165 ,  H01L29/737 ,  H01L21/331

摘要： 本发明提供一种锗硅异质结晶体管的制造方法，提供衬底，衬底上形成有STI以定义出有源区，在衬底上形成第一电介质层，在第一电介质层上形成第一多晶硅层，在第一多晶硅层上形成第二电介质层，之后通过光刻、刻蚀去除部分第二电介质层和第一多晶硅层，以形成位于有源区上的第一叠层；在第一电介质层、叠层上形成第三电介质层，打开STI与叠层间的第三电介质层，使得其下方的第一电介质层裸露，之后刻蚀去除裸露的第一电介质层，用以形成第一凹槽；在第一凹槽的底部形成第一外延层，在第一外延层、第三电介质层上形成第四电介质层。本发明的方法只通过自下而上方向的外延即可将SiGe层与栅极层连接起来。

公开(公告)号：CN117133652A

公开(公告)日：2023-11-28

申请号：CN202311120389.9

申请日：2023-08-31

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  陈曦 ,  黄景丰 ,  杨继业

IPC分类号： H01L21/331 ,  H01L29/737 ,  H01L29/165

摘要： 本申请提供一种锗硅异质结晶体管及其制备方法，其中制备方法包括：提供一衬底，衬底表面和沟槽中的隔离层上形成有牺牲层；在第一开口底部的第二开口中形成锗硅层；形成第一介质层；去除锗硅层表面的牺牲层，在第一介质层和锗硅层之间的第四开口中形成第一多晶硅层；形成第二介质层；形成第二多晶硅层；形成第三介质层；在第三介质层和隔离层之间的第五开口中以及隔离层部分表面形成第三多晶硅层。本申请公开了一种基于牺牲层自对准工艺，采用分段式制备外基区导电层的制备方法，来简化基区锗硅层与外基区导电层的连接工艺，降低了制备难度。

公开(公告)号：CN117116761A

公开(公告)日：2023-11-24

申请号：CN202311110826.9

申请日：2023-08-31

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  陈曦 ,  黄景丰 ,  杨继业

IPC分类号： H01L21/331 ,  H01L29/737 ,  H01L29/165

摘要： 本申请提供一种锗硅异质结晶体管及其制备方法，其中制备方法包括：提供一衬底，衬底表面和沟槽中形成有隔离层，隔离层上形成有牺牲层；在牺牲层中形成锗硅层；形成第一介质层；形成第二介质层；形成第一多晶硅层；去除部分第一多晶硅层、部分第二介质层和部分第一介质层；形成第三介质层；去除牺牲层并形成第二多晶硅层。本申请公开了一种利用牺牲层自对准工艺(SLSA)来简化基区锗硅层与外基区第二多晶硅层的连接工艺，降低了制备难度；同时分别通过自下而上外延工艺得到晶体质量良好的锗硅层和第二多晶硅层，降低了锗硅层和第二多晶硅层的晶体缺陷，降低了外基区与基区的连接电阻，提升了器件性能。

公开(公告)号：CN118507459A

公开(公告)日：2024-08-16

申请号：CN202410677753.X

申请日：2024-05-28

申请人： 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

发明人： 刘丙永 ,  黄景丰 ,  陈曦 ,  杨继业

IPC分类号： H01L23/528 ,  H01L23/522 ,  H01L21/768

摘要： 本发明提供一种同轴型的硅通孔结构，包括衬底，在衬底上形成柱形槽；在柱形槽上形成第一电介质层；在衬底上的第一电介质层外侧形成环形槽；环形槽的表面形成第二电介质层，环形槽的内表面上的第二电介质层与第一电介质层相接触；填充柱形槽、环形槽的金属层。本发明中的同轴型的硅通孔结构，能够减少工艺流程，降低生产成本。