-
公开(公告)号：CN115347115A
公开(公告)日：2022-11-15
申请号：CN202110522097.2
申请日：2021-05-13
申请人： 华邦电子股份有限公司
IPC分类号： H01L45/00
摘要： 本发明提供一种电阻式随机存取存储单元及其制造方法，所述电阻式随机存取存储单元包括第一电极、氧存储层、可变电阻层以及第二电极。第一电极位于介电层上，包括主体部，在第一方向延伸；以及多个延伸部，与主体部的侧壁连接，在第二方向延伸，第二方向与第一方向垂直。氧存储层覆盖第一电极。可变电阻层，位于第一电极层与氧存储层之间。第二电极，位于氧存储层的顶面上方以及氧存储层的上侧壁周围。
-
公开(公告)号：CN115148898A
公开(公告)日：2022-10-04
申请号：CN202110332090.4
申请日：2021-03-29
申请人： 华邦电子股份有限公司
IPC分类号： H01L45/00
摘要： 本发明是关于一种半导体结构及其形成方法，半导体结构包含：基板、第一电极、空位供应层、侧壁阻障层、氧储存层、阻值转换层以及第二电极；第一电极设置于基板上；空位供应层设置于第一电极上；侧壁阻障层设置于第一电极上；氧储存层设置于第一电极上，且侧壁阻障层设置于氧储存层与空位供应层之间；阻值转换层设置于空位供应层上；第二电极设置于阻值转换层上。使得半导体结构中同时具有氧离子导通路径与空位导通路径，来获得更优良的电性特征。
-
公开(公告)号：CN103000584B
公开(公告)日：2015-02-11
申请号：CN201110277642.2
申请日：2011-09-19
申请人： 华邦电子股份有限公司
发明人： 郭泽绵
IPC分类号： H01L21/8242 , H01L27/108
摘要： 本发明提供一种位线结构，包括：半导体基材，具有瓶状沟槽于其中，其中此瓶状沟槽包含第一沟槽及扩大的第二沟槽，且其中此第一及此第二沟槽各自具有相互面对的第一侧壁及第二侧壁；第一绝缘层，内衬于此瓶状沟槽中；第二绝缘层，覆盖第二沟槽中的第一绝缘层，其中第一侧壁具有一暴露部分未被第一及第二绝缘层覆盖，且第一侧壁上的第一绝缘层具有一暴露部分未被第二绝缘层覆盖，且其中第一侧壁的暴露部分靠近第一沟槽的底部且介于其与第一绝缘层的暴露部分之间；一金属线，位于第二绝缘层中；一位线接触物，位于金属线上。
-
公开(公告)号：CN115347115B
公开(公告)日：2024-09-24
申请号：CN202110522097.2
申请日：2021-05-13
申请人： 华邦电子股份有限公司
摘要： 本发明提供一种电阻式随机存取存储单元及其制造方法，所述电阻式随机存取存储单元包括第一电极、氧存储层、可变电阻层以及第二电极。第一电极位于介电层上，包括主体部，在第一方向延伸；以及多个延伸部，与主体部的侧壁连接，在第二方向延伸，第二方向与第一方向垂直。氧存储层覆盖第一电极。可变电阻层，位于第一电极层与氧存储层之间。第二电极，位于氧存储层的顶面上方以及氧存储层的上侧壁周围。
-
-
公开(公告)号：CN109494224B
公开(公告)日：2020-12-01
申请号：CN201710803384.4
申请日：2017-09-08
申请人： 华邦电子股份有限公司
IPC分类号： H01L27/11517
摘要： 本发明提供一种非挥发性存储器装置及其制造方法。此非挥发性存储器装置包括穿隧氧化物层、浮动栅极、介电层与控制栅极。穿隧氧化物层形成于基板上。浮动栅极形成于穿隧氧化物层上，且包括第一多晶硅层、第二多晶硅层及氮掺质。第一多晶硅层的晶粒具有第一晶粒尺寸，第二多晶硅层的晶粒具有大于第一晶粒尺寸的第二晶粒尺寸。氮掺质形成于第一多晶硅层中的晶粒之间的缝隙中。介电层包括第一氮化物薄膜、氧化物层、氮化物层及氧化物层，且顺应性地形成于浮动栅极上。控制栅极形成于介电层上。本发明可大幅改善非挥发性存储器装置的可靠度与耐久性，且不需要大幅修改或是更换工艺及/或生产设备，对于生产成本的影响很小。
-
公开(公告)号：CN103000584A
公开(公告)日：2013-03-27
申请号：CN201110277642.2
申请日：2011-09-19
申请人： 华邦电子股份有限公司
发明人： 郭泽绵
IPC分类号： H01L21/8242 , H01L27/108
摘要： 本发明提供一种位线结构，包括：半导体基材，具有瓶状沟槽于其中，其中此瓶状沟槽包含第一沟槽及扩大的第二沟槽，且其中此第一及此第二沟槽各自具有相互面对的第一侧壁及第二侧壁；第一绝缘层，内衬于此瓶状沟槽中；第二绝缘层，覆盖第二沟槽中的第一绝缘层，其中第一侧壁具有一暴露部分未被第一及第二绝缘层覆盖，且第一侧壁上的第一绝缘层具有一暴露部分未被第二绝缘层覆盖，且其中第一侧壁的暴露部分靠近第一沟槽的底部且介于其与第一绝缘层的暴露部分之间；一金属线，位于第二绝缘层中；一位线接触物，位于金属线上。
-
公开(公告)号：CN102881690A
公开(公告)日：2013-01-16
申请号：CN201110196006.7
申请日：2011-07-13
申请人： 华邦电子股份有限公司
发明人： 郭泽绵
IPC分类号： H01L27/108 , H01L21/8242
摘要： 本发明公开了一种动态随机存取存储器及其制造方法，上述动态随机存取存储器包括一埋藏位线，设置于一基板内沿一第一方向延伸的一第一沟槽的下部中；一对埋藏字元线，分别设置于上述基板内沿一第二方向延伸的一第二沟槽的一对侧壁上；一辅助字元线，沿上述第一方向设置于平行于上述埋藏位线的一另一埋藏位线的上方，且与上述另一埋藏位线隔绝，其中上述辅助字元线的两端分别连接上述对埋藏字元线。
-
公开(公告)号：CN102832173A
公开(公告)日：2012-12-19
申请号：CN201110162125.0
申请日：2011-06-16
申请人： 华邦电子股份有限公司
发明人： 郭泽绵
IPC分类号： H01L21/8242 , H01L27/108
摘要： 本发明公开了一种位线结构及其制造方法，包括：一基材，具有一瓶状沟槽于其中，其中此瓶状沟槽包含一第一沟槽及一扩大的第二沟槽，且其中第一沟槽及第二沟槽各自具有相互面对的一第一侧壁及一第二侧壁，此第一及第二沟槽的第一侧壁皆位于瓶状沟槽的同一侧；一绝缘层，位于第二沟槽中，具有一第一开口朝向第一沟槽，且与第二沟槽构成一第二开口，此第二开口连接至第一开口并暴露出第二沟槽的第一侧壁的顶部部分；一导电材料，至少位于基材的邻接于第二开口的部分中；以及一导线，位于第一开口中，且与导电材料直接接触。依照本发明实施例所提供的位线结构及其制造方法，可有效降低位线及位线之间的寄生电容，且不会增加位线及位线之间的最小间隔。
-
公开(公告)号：CN118076106A
公开(公告)日：2024-05-24
申请号：CN202211463887.9
申请日：2022-11-22
申请人： 华邦电子股份有限公司
摘要： 本揭露提供一种存储器结构的形成方法，包括：提供衬底，衬底中具有多个隔离结构，隔离结构包括突出于衬底上的多个第一突出部；以多个第二突出部取代这些第一突出部，以在第二突出部之间定义出多个浮置栅极预定区，其中包括：在第一突出部之间及衬底上方，形成填充绝缘材料；以及对填充绝缘材料及第一突出部执行图案化工艺，以形成定义出上述浮置栅极预定区的第二突出部；以及于浮置栅极预定区中形成多个浮置栅极。可以减少相关工艺对于关键尺寸的影响，不但可以增加浮置栅极的CDU，还可以避免图案化工艺对主动区的损坏，进而增加存储器装置的稳定性。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.032 秒)
