公开(公告)号：CN117236248A

公开(公告)日：2023-12-15

申请号：CN202311257300.3

申请日：2023-09-27

Applicant: 南京大学

Inventor： 傅玉祥 ,  高亨粤 ,  李丽 ,  晏彬 ,  戴晨阳 ,  纪津伦 ,  李峰 ,  赵启越 ,  袁江涛

IPC: G06F30/337 ,  G06F30/33

Abstract: 本发明公开了一种多FPGA系统下多资源约束的自适应图划分方法，具体包括应用平衡划分算法获得图划分初始解；使用结点资源微调算法对初始解的结点划分进行微调，获得满足资源约束的划分解；确定细粒度参数，将满足资源约束的划分解的各子集的结点粗化为超结点，获得超结点图；使用超结点转移算法对所述超结点图调整超结点的分区，获得调整后的超结点图；根据调整后的超结点图，将超结点映射回原始结点，获得调整后的划分解。本发明通过初始解的调整及移动结点时的资源约束考虑，可以得到满足约束的合理划分；除此之外，本发明采用的是多规模迭代粗化调整的策略，因此能够得到灵活分区的划分，尽可能减少分区间所连接的线网数，提高系统频率。

公开(公告)号：CN119474626A

公开(公告)日：2025-02-18

申请号：CN202411565457.7

申请日：2024-11-05

Applicant: 南京大学

Inventor： 李丽 ,  董天择 ,  晏彬 ,  刘一 ,  傅玉祥 ,  何国强 ,  陈铠 ,  李伟 ,  何书专

IPC: G06F17/15

Abstract: 本发明属于DSP信号滤波领域，尤其涉及一种多功能线性卷积加速器及方法，包括：所述配置子模块通过总线接收启动信号和配置信号，所述第一状态机子模块在查询并解析所述配置子模块配置的启动信号和第一配置信号后，通过第二状态机子模块启动并配置端口模块，待控制模块接收到端口模快的运算启动信号后，通过第三状态机子模块和第四状态机子模块对应启动并配置访存模块和运算模块，待所述控制模块接收到端口模块和访存模块的结束信号后，向所述端口模块、缓存模块、访存模块和运算模块发送复位信号，同时向状态子模块写入结束状态，等待下一次启动；本发明通过复用访存逻辑和运算逻辑，实现对数字信号处理算法的高性能硬件加速。