公开(公告)号：CN118098310B

公开(公告)日：2024-08-20

申请号：CN202410506320.8

申请日：2024-04-25

Applicant: 南京大学

Inventor： 李张南 ,  李龙飞 ,  宋年华 ,  陶婷婷 ,  江成扬 ,  梁佳宝 ,  何展

IPC: G11C16/08 ,  G11C16/12 ,  G06N3/067 ,  G06E3/00

Abstract: 本发明公开了一种基于超前补偿型跨阻放大器的光电存算阵列读出电路，属于集成电路领域。该电路使用单一高增益高带宽放大器，通过超前补偿型跨阻放大器中Rf、Cf构成的并联反馈电路形成低频零点，提供信号快速通路，针对光电存算阵列负载的阻容电路进行超前补偿，设置Cf≈Cs，使该零点对应时间常数达到微秒量级，实现零点与极点基本互相抵消，在确保稳定性的前提下兼备电流拷贝和电流电压转换两个功能，减少了模拟域累加读出电路中高增益高带宽放大器的数目，从而降低功耗开销，与现有的模拟域累加电路相比，在保持了高精度、小面积的基础上，降低了功耗，满足了基于光电存算单元的高能效比的神经网络加速需求。

公开(公告)号：CN118098311B

公开(公告)日：2024-08-20

申请号：CN202410521087.0

申请日：2024-04-28

Applicant: 南京大学

Inventor： 王宇宣 ,  李龙飞 ,  陶婷婷 ,  江成扬 ,  梁佳宝 ,  何展

IPC: G11C16/08 ,  G11C16/12 ,  G11C16/26

Abstract: 本发明公开了一种基于光电存算单元阵列的字线驱动电路，属于模拟集成电路领域。该字线驱动电路包括工作模式切换电路和工作状态切换电路，基于模式切换电路和状态切换电路实现输出电压的切换，在满足光电存算阵列多种模式工作电压切换功能的基础上，按照状态切换控制信号HV_EN的切换高速驱动光电存算阵列的字线为HV/0V，以避免字线处于浮空状态的不确定电势，实现了神经网络权重的精准存储，满足光电存算阵列高精度的编程、复位以及高速高精度的数字型激励读出推理需求。

公开(公告)号：CN118098311A

公开(公告)日：2024-05-28

申请号：CN202410521087.0

申请日：2024-04-28

Applicant: 南京大学

Inventor： 王宇宣 ,  李龙飞 ,  陶婷婷 ,  江成扬 ,  梁佳宝 ,  何展

IPC: G11C16/08 ,  G11C16/12 ,  G11C16/26

Abstract: 本发明公开了一种基于光电存算单元阵列的字线驱动电路，属于模拟集成电路领域。该字线驱动电路包括工作模式切换电路和工作状态切换电路，基于模式切换电路和状态切换电路实现输出电压的切换，在满足光电存算阵列多种模式工作电压切换功能的基础上，按照状态切换控制信号HV_EN的切换高速驱动光电存算阵列的字线为HV/0V，以避免字线处于浮空状态的不确定电势，实现了神经网络权重的精准存储，满足光电存算阵列高精度的编程、复位以及高速高精度的数字型激励读出推理需求。

公开(公告)号：CN118098310A

公开(公告)日：2024-05-28

申请号：CN202410506320.8

申请日：2024-04-25

Applicant: 南京大学

Inventor： 李张南 ,  李龙飞 ,  宋年华 ,  陶婷婷 ,  江成扬 ,  梁佳宝 ,  何展

IPC: G11C16/08 ,  G11C16/12 ,  G06N3/067 ,  G06E3/00

Abstract: 本发明公开了一种基于超前补偿型跨阻放大器的光电存算阵列读出电路，属于集成电路领域。该电路使用单一高增益高带宽放大器，通过超前补偿型跨阻放大器中Rf、Cf构成的并联反馈电路形成低频零点，提供信号快速通路，针对光电存算阵列负载的阻容电路进行超前补偿，设置Cf≈Cs，使该零点对应时间常数达到微秒量级，实现零点与极点基本互相抵消，在确保稳定性的前提下兼备电流拷贝和电流电压转换两个功能，减少了模拟域累加读出电路中高增益高带宽放大器的数目，从而降低功耗开销，与现有的模拟域累加电路相比，在保持了高精度、小面积的基础上，降低了功耗，满足了基于光电存算单元的高能效比的神经网络加速需求。

公开(公告)号：CN119380786A

公开(公告)日：2025-01-28

申请号：CN202411419196.8

申请日：2024-10-12

Applicant: 南京大学

Inventor： 马浩文 ,  江成扬 ,  李张南 ,  王凯 ,  沈凡翔 ,  宋年华 ,  陶婷婷 ,  何展 ,  梁佳宝

IPC: G11C16/26 ,  G11C16/04

Abstract: 本发明公开了一种基于三晶体管存储器的读出电路及方法。该读出电路包括三晶体管存储单元、传输门开关、CMOS反相器以及具备驱动能力的反相器链；三晶体管存储单元的输出端分别连接传输门开关的输入端和CMOS反相器的输入端；传输门开关的输出端分别连接至电平VP和CMOS反相器；CMOS反相器的输出端与反相器链的输入端连接，反相器链的输出端输出数字信号。本发明的电路结构简单、占用面积小、读出速度快、功耗低，适用于大规模存储器阵列的并行读出操作。

公开(公告)号：CN119181401A

公开(公告)日：2024-12-24

申请号：CN202411270889.5

申请日：2024-09-11

Applicant: 南京大学

Inventor： 李张南 ,  陶婷婷 ,  王凯 ,  沈凡翔 ,  宋年华 ,  江成扬 ,  何展 ,  梁佳宝

IPC: G11C11/406

Abstract: 本发明公开了一种基于复合介质栅三晶体管存储器的刷新电路及方法。该刷新电路包括采样开关、复位电路、带正反馈回路的反相器链、输出开关和延时器；存储器的读出端通过采样开关与反相器链的输入端相连；复位电路位于采样开关和反相器链之间，并与反相器链的输入端相连；反相器链输出端通过输出开关与存储器的写入端相连；延时器的输出端分别与反相器链和输出开关相连。本发明的刷新电路利用存储器原有的读出和写入结构，完成刷新过程中的“感应存储值”和“重写入”操作，避免了额外的面积开销。