基于光电存算单元的模拟域累加读出电路

    公开(公告)号:CN116029351B

    公开(公告)日:2023-06-13

    申请号:CN202310328911.6

    申请日:2023-03-30

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于光电存算单元的模拟域累加读出电路,属于集成电路领域。本发明电路包括由多个光电存算单元构成的晶体管阵列、驱动模块和读出模块,其中驱动模块包括字线驱动模块、源线驱动模块,读出模块包括电流拷贝模块、权重电流镜运算模块、电流‑电压转换模块、权重电容运算模块、模数转换模块;同行的所有光电存算单元栅极相连构成字线,与字线驱动模块相连;同列的所有光电存算单元源极相连构成源线,与源线驱动模块相连;同列的所有光电存算单元漏极相连并与读出模块相连。本发明中的模拟域累加读出电路,具有高精度、小面积以及低功耗的优势,满足了基于光电存算单元的高能效比、小面积的神经网络加速需求。

    基于反相器链跨阻放大器的复合介质栅双晶体管像素读出电路

    公开(公告)号:CN116017184A

    公开(公告)日:2023-04-25

    申请号:CN202310321390.1

    申请日:2023-03-29

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于反相器链跨阻放大器的复合介质栅双晶体管像素读出电路,属于集成电路领域。本发明的电路包括复合介质栅双晶体管光敏探测器像素、开关S1、斜坡发生器、反相器链跨阻放大器、驱动级和计数器,其中,复合介质栅双晶体管光敏探测器像素控制端连接斜坡发生器,第一端接地,第二端与反相器链跨阻放大器输入端连接;反相器链跨阻放大器的输出端与驱动级的输入端连接;驱动级的输出端作为计数器的使能信号。本发明的电路,规避了放大器直流工作电平不处于线性放大区间的问题,且不易受到输入端高频噪声的干扰,以实现对复合介质栅双晶体管光敏探测器实现高速、高精度的读出。

    一种基于DRAM的矩阵转置运算装置

    公开(公告)号:CN115995249A

    公开(公告)日:2023-04-21

    申请号:CN202310297958.0

    申请日:2023-03-24

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于DRAM的矩阵转置运算装置,属于超大规模集成电路以及DRAM领域。本发明的装置,包括DAC阵列、DRAM阵列、输入地址译码单元、输出地址译码单元、ADC阵列。DAC阵列将所需转置的矩阵的列向量的数字信号转化成模拟信号,DAC配合输入地址译码器,将所需转置的矩阵的列向量依次写入DRAM阵列的列方向,当完整的矩阵写入DRAM阵列后,ADC阵列将DRAM阵列中存储的所需转置的矩阵的行向量模拟信号转化成数字信号,ADC阵列配合输出地址译码器,从DRAM阵列行方向将矩阵的行向量依次读出,从而实现了矩阵的转置。本发明装置可以显著降低硬件架构的面积、功耗以及计算延时开销。

    基于超前补偿型跨阻放大器的光电存算阵列读出电路

    公开(公告)号:CN118098310B

    公开(公告)日:2024-08-20

    申请号:CN202410506320.8

    申请日:2024-04-25

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于超前补偿型跨阻放大器的光电存算阵列读出电路,属于集成电路领域。该电路使用单一高增益高带宽放大器,通过超前补偿型跨阻放大器中Rf、Cf构成的并联反馈电路形成低频零点,提供信号快速通路,针对光电存算阵列负载的阻容电路进行超前补偿,设置Cf≈Cs,使该零点对应时间常数达到微秒量级,实现零点与极点基本互相抵消,在确保稳定性的前提下兼备电流拷贝和电流电压转换两个功能,减少了模拟域累加读出电路中高增益高带宽放大器的数目,从而降低功耗开销,与现有的模拟域累加电路相比,在保持了高精度、小面积的基础上,降低了功耗,满足了基于光电存算单元的高能效比的神经网络加速需求。

    一种基于DRAM的矩阵转置运算装置

    公开(公告)号:CN115995249B

    公开(公告)日:2023-07-21

    申请号:CN202310297958.0

    申请日:2023-03-24

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于DRAM的矩阵转置运算装置,属于超大规模集成电路以及DRAM领域。本发明的装置,包括DAC阵列、DRAM阵列、输入地址译码单元、输出地址译码单元、ADC阵列。DAC阵列将所需转置的矩阵的列向量的数字信号转化成模拟信号,DAC配合输入地址译码器,将所需转置的矩阵的列向量依次写入DRAM阵列的列方向,当完整的矩阵写入DRAM阵列后,ADC阵列将DRAM阵列中存储的所需转置的矩阵的行向量模拟信号转化成数字信号,ADC阵列配合输出地址译码器,从DRAM阵列行方向将矩阵的行向量依次读出,从而实现了矩阵的转置。本发明装置可以显著降低硬件架构的面积、功耗以及计算延时开销。

    一种基于图像配准的视频光路重建方法及其装置

    公开(公告)号:CN114845137B

    公开(公告)日:2023-03-10

    申请号:CN202210278970.2

    申请日:2022-03-21

    Applicant: 南京大学

    Abstract: 本发明提出了一种基于图像配准的视频光路重建方法及其装置。该方法包括如下步骤:S1,对视频进行图像配准,获得一组表征不同时刻视频前后帧之间的偏移向量序列;S2,根据偏移向量序列,对视频前后相邻帧进行插帧处理,获得高帧率视频;S3,利用高帧率视频,重构出每个像素的光子到达时刻序列,得到最终的视频光路模型。本发明利用了视频空间信息的冗余性,采用图像配准的方法进行视频插帧,使得视频的灰值信息更为准确,从而提升光路传播重建模型的准确性,对于优化成像芯片的设计,提升传感器输出的图像质量具有重要意义。

    基于反相器链跨阻放大器的动态随机存储器单元读出电路

    公开(公告)号:CN117457043A

    公开(公告)日:2024-01-26

    申请号:CN202311348022.2

    申请日:2023-10-17

    Applicant: 南京大学

    Abstract: 本发明公开了一种基于反相器链跨阻放大器的动态随机存储器单元读出电路及其方法。其读出电路包括2T动态随机存储单元、开关、反相器链跨阻放大器和驱动级;2T动态随机存储单元包括MOS‑C信号收集区、MOSFET信号读出区与MOSFET信号写入区,MOSFET信号写入区与MOS‑C信号收集区相连,MOSFET信号读出区连接反相器链跨阻放大器输入端;反相器链跨阻放大器的输出端与驱动级的输入端连接;驱动级的输出端输出数字信号;开关的一端连接反相器链跨阻放大器的输入端。本发明的电路规避了放大器直流工作电平不处于线性放大区间的问题,且不易受到输入端高频噪声的干扰,以实现2T动态随机存储器高速、高精度的读出。

Patent Agency Ranking