-
公开(公告)号：CN104461465A
公开(公告)日：2015-03-25
申请号：CN201410833374.1
申请日：2014-12-29
Applicant: 南京大学 , 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种基于乒乓操作的高效率控制器，与外部DSP核连接，包括外部接口模块，用于实现控制器与外部DSP之间的数据传递；主状态机模块，用于完成状态的跳转，通过将计算时间掩盖搬运数据的时间，实现乒乓功能；寄存器组，用于实现外部DSP与本控制器的信息交互；存储分配单元，用于完成内部存储的分配，为实现乒乓操作提供存储资源基础。有益效果为：将内部存储资源分为两部分，在前半部分运算时，搬运后半部分所需的数据，从而掩盖部分搬运数据的时间，实现乒乓操作流程，提高实际运算效率。
-
公开(公告)号：CN104504205A
公开(公告)日：2015-04-08
申请号：CN201410827960.5
申请日：2014-12-29
Applicant: 南京大学 , 中国电子科技集团公司第十四研究所
IPC: G06F17/50
Abstract: 本发明涉及一种对称FIR算法的并行化二维分割方法，包括设定对称FIR算法的参数：源向量点数，滤波系数长度；2）采用支持四路并行运算的乘法器、加法器通过对称FIR算法处理源数据；3）根据源数据长度，采用不同的算法完成DMA搬运阶段。有益效果为：解决了DMA搬运阶段基于并行化设计的数据细粒度分割、数据存放问题，以及向量长度过大而内存容量受限，需要作多次DMA搬入、处理、搬出，由此带来的源数据粗粒度分割问题。
-
公开(公告)号：CN104504205B
公开(公告)日：2017-09-15
申请号：CN201410827960.5
申请日：2014-12-29
Applicant: 南京大学 , 中国电子科技集团公司第十四研究所
IPC: G06F17/50
Abstract: 本发明涉及一种对称FIR算法的并行化二维分割方法，包括设定对称FIR算法的参数：源向量点数，滤波系数长度；2）采用支持四路并行运算的乘法器、加法器通过对称FIR算法处理源数据；3）根据源数据长度，采用不同的算法完成DMA搬运阶段。有益效果为：解决了DMA搬运阶段基于并行化设计的数据细粒度分割、数据存放问题，以及向量长度过大而内存容量受限，需要作多次DMA搬入、处理、搬出，由此带来的源数据粗粒度分割问题。
-
公开(公告)号：CN111538679B
公开(公告)日：2023-06-06
申请号：CN202010396615.6
申请日：2020-05-12
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F12/0862 , G06F12/0842 , G06F12/0811 , G06F12/1081 , G06F9/30
Abstract: 本发明结合了软件预取的高度灵活性和硬件预取的高效率，提出了一种通过在矢量处理器核内部设计内嵌DMA的方法，与传统的通过Load/Store或矢量Load/Store指令从片外存储搬运数据方式和通过指令实现的软件数据预取方式相比，实现了较高的数据传输和数据预取效率。该内嵌DMA除了支持常规DMA所具有的一维、二维和转置数据传输之外，还支持数据预取、刷Cache和无效Cache等功能。通过程序员配置和启动处理器核内嵌DMA，可灵活地设置数据传输和数据预取的时机、预取度和数据存取模式，较好地解决了Load/Store指令从片外存储搬运数据和软件预取或硬件预取存在的问题，实现了高效率的数据传输和数据预取。
-
公开(公告)号：CN106803750A
公开(公告)日：2017-06-06
申请号：CN201710022449.1
申请日：2017-01-12
Applicant: 中国电子科技集团公司第十四研究所
IPC: H03H17/06
Abstract: 本发明公开一种多通道流水FIR滤波器，包括通道合并装置、零级滤波单元、若干个串联的通用滤波单元和通道拆分装置，M路输入数据经所述通道合并装置后合并为一路输出；零级滤波单元的一路输出信号进入缓冲移位器，经缓冲移位进入到第二乘法器，与第二系数存储单元的输出信号进行乘法运算，结果输出至乘法输出寄存器组，延迟后的信号与零级滤波单元的另一路输出信号经加法器进行相加，再输出到加法输出寄存器组；通道拆分装置，用于从串行的滤波信号中提取出并行的M路数据输出。本发明运算效率高,支持输入数据中断传输，级联方式简单，阶数易于扩展，通用性强。
-
Patent Agency Ranking
公开(公告)号：CN114168901A
公开(公告)日：2022-03-11
申请号：CN202111492029.2
申请日：2021-12-08
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
Abstract: 本发明公开一种矩阵类乘法向量化计算方法，包括如下步骤：S1、扩展矩阵得到NX；S2、划分子矩阵；S3、判断列循环变量ni是否小于nn，若不是，转至S6；反之若是，更新输出矩阵NR子矩阵每行地址；S4、判断mi行循环变量是否小于nm(mi
-
公开(公告)号：CN111782581A
公开(公告)日：2020-10-16
申请号：CN202010751505.7
申请日：2020-07-30
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F15/78
Abstract: 本发明公开了一种可重构信号处理运算单元，包括：控制模块，接收重构信息，根据重构信息选择数据通路，配置可重构运算电路模块的工作模式；可重构运算电路模块，根据输入数据根据进行数据的运算，得到运算结果；输出模块，用于将可重构运算电路模块的运算结果输出。本发明通过重构方式支持对FFT、FIR、相关、矩阵乘法、矩阵求逆等多种复杂信号处理算法的硬件加速，在提升性能的同时具有灵活性。
-
公开(公告)号：CN106933750B
公开(公告)日：2020-08-21
申请号：CN201511029790.7
申请日：2015-12-31
Applicant: 北京国睿中数科技股份有限公司 , 中国电子科技集团公司第十四研究所
IPC: G06F12/0846 , G06F12/0897
Abstract: 本发明公开了一种用于多级缓存中数据及状态的验证方法及装置，其中该方法包括：依次获取第n级缓存中每个缓存行的第一缓存信息包括第一标志信息和第一数据信息；根据第一缓存信息获取由第n级缓存中每个缓存行对应的第一物理地址组成的第一物理地址集合；依次获取第m级缓存中的每个缓存行的第二缓存信息包括第二标志信息和第二数据信息；根据第二缓存信息获取由第m级缓存中每个缓存行对应的第二物理地址组成的第二物理地址集合；如第二物理地址集合含第一物理地址集合，对第n级缓存中的每个缓存行，根据第一、第二缓存信息对同一物理地址的缓存状态进行验证。该方法不仅能够验证缓存状态的正确性，还能提高了验证核间缓存一致性的验证效率。
-
公开(公告)号：CN111782581B
公开(公告)日：2024-01-12
申请号：CN202010751505.7
申请日：2020-07-30
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F15/78
Abstract: 本发明公开了一种可重构信号处理运算单元，包括：控制模块，接收重构信息，根据重构信息选择数据通路，配置可重构运算电路模块的工作模式；可重构运算电路模块，根据输入数据根据进行数据的运算，得到运算结果；输出模块，用于将可重构运算电路模块的运算结果输出。本发明通过重构方式支持对FFT、FIR、相关、矩阵乘法、矩阵求逆等多种复杂信号处理算法的硬件加速，在提升性能的同时具有灵活性。
-
公开(公告)号：CN111666104A
公开(公告)日：2020-09-15
申请号：CN202010531125.2
申请日：2020-06-11
Applicant: 江苏华创微系统有限公司 , 中国电子科技集团公司第十四研究所
IPC: G06F9/38 , G06F9/4401 , G06F9/445
Abstract: 本发明公开了一种支持从RapidO启动的DSP处理器设计方法，设置DSP主处理器和DSP从处理器，对DSP主处理器和DSP从处理器的启动模式进行配置，对DSP主处理器和DSP从处理器的Boot_sel配置选项进行设置。相比仅支持从EMIF单一接口启动的DSP处理器引导模式，增加了一种从RapidIO接口的引导启动模式。在多片主从式DSP处理器的系统设计中，非易失存储器的使用数量减少了一半以上。DSP从处理通过远端共享主处理器的存储器加载程序，可简化系统板级设计，降低了系统设计元器件的密度和设计难度，减少了系统处理板卡的研制成本。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.062 seconds)
