一种求解复数N次方根的装置和方法

    公开(公告)号:CN113778378B

    公开(公告)日:2024-09-10

    申请号:CN202111135773.7

    申请日:2021-09-27

    IPC分类号: G06F7/552 G06F7/491

    摘要: 本发明公开一种求解复数N次方根的装置和方法,涉及复数N次方根运算技术领域。针对现有技术中复数N次方根计算过程复杂,效率低等问题,本发明构建CORDIC模块进行计算,CORDIC模块采用流水线架构,可同时进行多次迭代,利用复数N次方根N个根求解过程的相似性共享计算资源降低计算复杂度,并行执行结果处理单元的计算,降低计算成本,提高计算效率和计算精度,硬件装置复杂度低,可支持10‑8到104范围内的输入,相对误差数量级可达10‑6。

    一种QC-LDPC编码方法及编码器
    3.
    发明公开

    公开(公告)号:CN113285725A

    公开(公告)日:2021-08-20

    申请号:CN202110796274.6

    申请日:2021-07-14

    IPC分类号: H03M13/11

    摘要: 本发明公开一种QC‑LDPC编码方法及编码器,属于QC‑LDPC编码技术领域。本发明仅存储循环矩阵的生成元,节省存储资源,同时简化了编码存储量和运输量,降低硬件实现复杂度,从而降低编码器的功耗;采用循环移位单元和二元域乘加单元,使用与操作和异或操作实现生成矩阵与信息位的编码运算,简化运算过程;通过高并行度的存储方式,对生成矩阵生成元进行预读取,再同时送入移位寄存器进行计算,可实现高并行度的编码运算;可支持IEEE 802.16e通信协议下,1/2码率19种码长的高效LDPC编码运算;本发明硬件复杂度低,存储资源利用率高的特点,最终可实现高并行,高吞吐量编码运算。

    一种求解复数N次方根的装置和方法

    公开(公告)号:CN113778378A

    公开(公告)日:2021-12-10

    申请号:CN202111135773.7

    申请日:2021-09-27

    IPC分类号: G06F7/552 G06F7/491

    摘要: 本发明公开一种求解复数N次方根的装置和方法,涉及复数N次方根运算技术领域。针对现有技术中复数N次方根计算过程复杂,效率低等问题,本发明构建CORDIC模块进行计算,CORDIC模块采用流水线架构,可同时进行多次迭代,利用复数N次方根N个根求解过程的相似性共享计算资源降低计算复杂度,并行执行结果处理单元的计算,降低计算成本,提高计算效率和计算精度,硬件装置复杂度低,可支持10‑8到104范围内的输入,相对误差数量级可达10‑6。

    一种基于CORDIC的低复杂度硬件系统和应用方法

    公开(公告)号:CN113778379A

    公开(公告)日:2021-12-10

    申请号:CN202111135783.0

    申请日:2021-09-27

    IPC分类号: G06F7/552 G06F7/491

    摘要: 本发明公开一种基于CORDIC的低复杂度硬件系统和应用方法,针对现有技术中软件实现复数N次方根运算的耗时长效率低,硬件实现复数N次方根过程复杂且结果数量不确定的问题,本发明使用圆形、线性和双曲线三种CORDIC模块算子构建,使用高效的并行结果处理单元,并扩大计算收敛范围,软件仿真可支持10‑8到104范围内的输入,相对误差数量级可达10‑6,支持范围广且精度高;本发明采用流水线架构,可实现高速全流水计算;利用复数N次方根N个根求解过程的相似性来降低计算复杂度;可动态支持复数的2到10次方根的计算;具有高效率,高精度,低硬件复杂度的特点。