公开(公告)号：CN110611781B

公开(公告)日：2022-04-08

申请号：CN201910904796.6

申请日：2019-09-24

Applicant: 南京理工大学

Inventor： 钱芸生 ,  池林辉 ,  陈益新 ,  杨开峰 ,  籍宇豪 ,  郎怡政 ,  刘桂鹏 ,  李萍萍 ,  张雨程

IPC: H04N5/374 ,  H04N7/01 ,  H04N5/765

Abstract: 本发明提供了一种超高分辨率大面阵CMOS成像方法，包括以下步骤：FPGA输出驱动信号，经过扇出缓冲器后，进入CMOS探测器；CMOS探测器输出信号，经过电阻分压后，进入高速串行AD进行模数转换；FPGA接收AD数据后，进行串并转换，然后缓存至DDR3中；FPGA从DDR3中按照HDMI 1080P的帧频读出分辨率为1920×1080的图像，并由HDMI 1080P显示电路进行输出；FPGA从DDR3中按照HDMI 4K的帧频读出分辨率为4096×2160的图像，并由HDMI 4K显示电路进行输出；FPGA按照CameraLink的时序发送分辨率为12800×12800的图像，并由CameraLink显示电路进行输出。

公开(公告)号：CN110611781A

公开(公告)日：2019-12-24

申请号：CN201910904796.6

申请日：2019-09-24

Applicant: 南京理工大学

Inventor： 钱芸生 ,  池林辉 ,  陈益新 ,  杨开峰 ,  籍宇豪 ,  郎怡政 ,  刘桂鹏 ,  李萍萍 ,  张雨程

IPC: H04N5/374 ,  H04N7/01 ,  H04N5/765

Abstract: 本发明提供了一种超高分辨率大面阵CMOS成像方法，包括以下步骤：FPGA输出驱动信号，经过扇出缓冲器后，进入CMOS探测器；CMOS探测器输出信号，经过电阻分压后，进入高速串行AD进行模数转换；FPGA接收AD数据后，进行串并转换，然后缓存至DDR3中；FPGA从DDR3中按照HDMI 1080P的帧频读出分辨率为1920×1080的图像，并由HDMI 1080P显示电路进行输出；FPGA从DDR3中按照HDMI 4K的帧频读出分辨率为4096×2160的图像，并由HDMI 4K显示电路进行输出；FPGA按照CameraLink的时序发送分辨率为12800×12800的图像，并由CameraLink显示电路进行输出。