一种适用于神经网络加速器的自适应双频乘加阵列

    公开(公告)号:CN117289897B

    公开(公告)日:2024-04-02

    申请号:CN202311576340.4

    申请日:2023-11-24

    摘要: 本发明公开了一种适用于神经网络加速器的自适应双频乘加阵列,引入双固定数据流调度策略,实现输出固定以及权重部分固定,使得权重数据可以进行进一步的复用,缓解了权重静态存储器的带宽压力,阵列频率可以高于系统频率,实现更高的计算能效。本发明采用的自适应双频阵列,极大的减少了重复读写存储器的操作,通过输入图像和权重缓冲器以及频率调节模块动态调节计算阵列的频率,通过状态机控制整个阵列的计算,极大的增加了阵列的吞吐量,逻辑清晰,简单有效。本发明模块化程度高,模块之间依赖清晰,结构简单,可行性好,实现了较好的存储器与计算阵列的压力平衡,提升了阵列的能效。

    一种适用于神经网络加速器的自适应双频乘加阵列

    公开(公告)号:CN117289897A

    公开(公告)日:2023-12-26

    申请号:CN202311576340.4

    申请日:2023-11-24

    摘要: 本发明公开了一种适用于神经网络加速器的自适应双频乘加阵列,引入双固定数据流调度策略,实现输出固定以及权重部分固定,使得权重数据可以进行进一步的复用,缓解了权重静态存储器的带宽压力,阵列频率可以高于系统频率,实现更高的计算能效。本发明采用的自适应双频阵列,极大的减少了重复读写存储器的操作,通过输入图像和权重缓冲器以及频率调节模块动态调节计算阵列的频率,通过状态机控制整个阵列的计算,极大的增加了阵列的吞吐量,逻辑清晰,简单有效。本发明模块化程度高,模块之间依赖清晰,结构简单,可行性好,实现了较好的存储器与计算阵列的压力平衡,提升了阵列的能效。