一种基于神经网络的动态近似电路计算部署方法及系统

    公开(公告)号:CN117910421B

    公开(公告)日:2024-07-16

    申请号:CN202410294746.1

    申请日:2024-03-15

    摘要: 本发明公开了一种基于神经网络的动态近似电路计算部署方法及系统,方法包括输入的神经网络模型和权重参数经过系统量化模块被优化成带有近似计算通道的网络模型和适应量化误差的整形权重数据;再将处理后的网络模型和权重参数输入动态预解析模块,分析得到模型计算量和权重参数分类;近似乘法器库和片上可重构计算电路根据权重分类配置基础近似方案;多目标分析模块根据得到的分析后数据结合基础近似电路配置,比较不同配置下的计算精度和片上性能包括面积功耗,综合分析对比获得最优化近似计算配置方案。本发明在神经网络应用目标精度要求内找到最优的近似部署配置,实时对神经网络计算进行层动态配置,使精度和功耗的选择更加灵活。

    一种无线自供电系统下的RF-DC整流器

    公开(公告)号:CN118336937A

    公开(公告)日:2024-07-12

    申请号:CN202310930315.5

    申请日:2023-07-27

    发明人: 张浩 王科平

    摘要: 本发明涉及一种无线自供电系统下的RF‑DC整流器,设计包括输入侧单元、输出侧单元、以及中间射频电源单元,RF‑DC整流器的输入端接地或接上一级的输出侧,中间射频电源单元通过外接差分射频电源接收射频电源单元交流电压,并经输入侧单元、输出侧单元进行整流处理,由RF‑DC整流器的输出端输出直流电压,完成对射频电源单元交流电压的整流操作;能够对低功耗电子设备实现长时间、全方位供电,具有实现高转换效率、高灵敏度、以及宽输入功率范围优点,为无线能量传输系统不断拓宽应用范围。

    一种时间交织ADC的多相采样时钟产生电路

    公开(公告)号:CN117478130B

    公开(公告)日:2024-04-02

    申请号:CN202311830783.1

    申请日:2023-12-28

    发明人: 张浩 赵超 殷允金

    IPC分类号: H03M1/06 H03M1/12 H03L7/081

    摘要: 本发明涉及一种时间交织ADC的多相采样时钟产生电路,采用创新结构设计,包括具有一个压控延迟单元VCDL的倍频锁相环MDLL、以及扭环形计数器JC,通过复用同一个压控延迟单元VCDL技术,使得每一路采样时钟均由同一个延迟单元产生,实现信号的等相位延迟,保证了多路采样时钟具有固定相位差,避免了传统结构中多级多路延迟单元使用所导致的相位失配,进而减小多通道之间采样时钟失配对ADC谐波的恶化;并且所设计多相采样时钟架构,以单路ADC的采样时钟频率为输入,相较于传统结构中由高频时钟分频产生多相时钟而言,避免了在多通道多阵列SOC芯片中高频时钟的长距离传输而带来的信号恶化。

    一种多通道电流舵DAC中电流源阵列的校准电路和方法

    公开(公告)号:CN117375613A

    公开(公告)日:2024-01-09

    申请号:CN202311659898.9

    申请日:2023-12-06

    发明人: 张浩 赵超 殷允金

    IPC分类号: H03M1/10 H03M1/74

    摘要: 本发明公开了一种多通道电流舵DAC中电流源阵列的校准电路和方法,包括多路选择器、电流比较器、数字部分和校准阵列;选择第i个通道的输出电流Ii‑1作为电流比较器的一个输入,以第一个通道的输出电流I0为参考电流,比较两者之间大小,输出信号送给数字部分,由数字部分根据输入的信号判断输出电流Ii‑1的失配情况,产生对应输出控制信号来调整校准阵列的输出电流;校准阵列的输出电流接入第i个通道中的电流源,调整输出电流Ii‑1使其与I0相等后,保存校准控制字,完成对第i个通道的校准。本发明有效地弥补了由于工艺偏差等非理想因素在多通道电流源之间引入的失配误差,保证了多通道电流舵DAC之间的一致性。

    一种快速响应的低压差LDO电路
    5.
    发明公开

    公开(公告)号:CN117032370A

    公开(公告)日:2023-11-10

    申请号:CN202311094232.3

    申请日:2023-08-28

    IPC分类号: G05F1/56

    摘要: 本发明公开了一种快速响应的低压差LDO电路,包括偏置产生电路、电容耦合电路、推挽输出电路。偏置产生电路接收参考电压Vref,输出控制电压Vctrl、偏置电压VBIAS1、以及偏置电压VBIAS2至推挽输出电路,推挽输出电路输出电压Vout至电容耦合电路,电容耦合电路接收电压Vout后,将该电压进行耦合再输出至推挽输出电路。该结构充分利用了推挽输出结构栅电压共同降低的特性,大幅度提升了抽拉电流的能力。通过增加NMOS反馈环路和PMOS反馈环路,对负载电流突然增大或减小时,都可以做出迅速响应,同时提升了低频时的电源噪声抑制比。此外采用了电容耦合路径,弥补PMOS反馈环路响应速度比NMOS反馈环路慢的问题,提高了负载电流突然增大时的瞬态响应速度。

    一种避免谐波锁定的亚采样锁相环电路

    公开(公告)号:CN116505939B

    公开(公告)日:2023-10-20

    申请号:CN202310739245.5

    申请日:2023-06-21

    发明人: 张浩 赵超

    IPC分类号: H03L7/089 H03L7/08

    摘要: 本发明公开了一种避免谐波锁定的亚采样锁相环电路,包括:谐波抑制采样电荷泵模块、滤波器模块、压控振荡器模块。参考时钟信号、以及差分信号分别接入谐波抑制采样电荷泵模块的输入端,谐波抑制采样电荷泵的输出端输出信号接滤波器后接压控振荡器的输入,压控振荡器模块输出端输出差分信号作为接入谐波抑制采样电荷泵模块输入端的差分信号,并且所述压控振荡器模块的输出信号作为锁相环电路的最终输出,同时输出的差分信号与参考时钟相位同步。本发明无需额外的高频计数器,无需额外的辅助鉴频鉴相器和辅助电荷泵,仅由少量开关和电容即可解决传统亚采样锁相环所面临的谐波锁定问题,降低带内噪声的同时,有效降低了面积和功耗。

    一种基于数字锁频控制的宽频带数据时钟恢复电路

    公开(公告)号:CN116112004A

    公开(公告)日:2023-05-12

    申请号:CN202211514890.9

    申请日:2022-11-29

    IPC分类号: H03L7/085 H04B1/40

    摘要: 本发明公开了一种基于数字锁频控制的宽频带数据时钟恢复电路,包括压控振荡器VCO、调频模块、调相模块、锁定监测模块、信号输出模块;调频模块接收待处理数据进行调频处理,并将经过调频的CLK时钟信号传输至压控振荡器VCO,压控振荡器VCO将经过调频的CLK时钟信号传输至调相模块,调相模块对其进行调相处理,锁定监测模块进行锁定检测后输出锁定检测完成信号,信号输出模块接收到该信号后重新采样并输出信号。本发明通过利用模拟数字混合控制方式对压控振荡器VCO进行调节,能够在25G CDR设计中保证稳定的锁定状态,得到稳定的环路参数,较大的频率捕获范围以及工作范围,同时获得质量较好的输出信号,显著提高时钟恢复电路CDR工作的稳定性和频带宽度。

    一种基于时序裕量检测的数据恢复系统及方法

    公开(公告)号:CN115994504A

    公开(公告)日:2023-04-21

    申请号:CN202211345715.1

    申请日:2022-10-31

    发明人: 张浩 顾东志

    IPC分类号: G06F30/3308 G06F30/337

    摘要: 本发明公开了一种基于时序裕量检测的数据恢复系统及方法,涉及集成电路设计技术领域。本发明用于接收来自数据恢复系统外部的数据信号和时钟信号,对所接收的数据信号和时钟信号进行结果处理判断,获得并输出时序裕量,进而获得最佳数据输出眼图。数据恢复系统包括数据恢复电路和时序裕量电路,数据恢复电路和时序裕量电路分别产生其所对应的时序裕量,用于获取最佳数据输出眼图,在提高时钟速率的同时,可以获得低功耗、低复杂度的数据恢复电路。

    一种应用于高速突发模式跨阻放大器的带宽增强和动态极点跟踪电路

    公开(公告)号:CN115580242A

    公开(公告)日:2023-01-06

    申请号:CN202211337392.1

    申请日:2022-10-28

    发明人: 施家鹏 张浩 邓青

    IPC分类号: H03F1/42 H03F3/08

    摘要: 本发明公开了一种应用于高速突发模式跨阻放大器的带宽增强和动态极点跟踪电路,其包括核心环路模块和带宽增强模块;核心环路模块的输入端构成跨阻放大器带宽电路的输入端,核心环路模块的输出端构成跨阻放大器带宽电路的输出端,核心环路模块和带宽增强模块相连,核心环路模块输入端接收待处理电流,并结合带宽增强模块,针对待处理电流进行转换获得相对应的电压,由核心环路模块输出端输出,实现跨阻放大器带宽电路对待处理电流的链路带宽降低。本发明凭借带宽增强和动态极点跟踪电路,能够保证在完整的输入信号动态范围内获得更高的带宽,从而获得优异带宽和灵敏度指标,将显著的提高芯片的安全性和信号传输质量。

    一种采用电流补偿提升过载性能的25Gbps跨阻放大器

    公开(公告)号:CN115580237A

    公开(公告)日:2023-01-06

    申请号:CN202211337220.4

    申请日:2022-10-28

    IPC分类号: H03F1/30 H03F1/26 H03F3/08

    摘要: 本发明公开一种采用电流补偿提升过载性能的25Gbps跨阻放大器,电流补偿电路CMP是25Gbps跨阻放大器的一部分,跨阻放大器主要链路由核心放大器Tia_core、单端转差分放大器S2D、输出缓冲器Buffer、自动增益调节电路AGC、电流补偿电路CMP、镜像跨阻放大器Dummy_tia模块组成。输入电流信号经过核心放大器Tia_core转换为单端的电压信号,再由单端转差分放大器S2D将单端的信号电压转换为差分电压,输出缓冲器Buffer将该差分信号传输至下一级芯片,并保证传输过程的阻抗匹配,自动增益调节电路AGC根据输入电流幅度自动调节核心放大器Tia_core电路的增益大小,本发明包含的电流补偿电路CMP能够在输入电流信号为高达mA级别的大信号时,有效避免跨阻放大器链路过度饱和导致信号畸变,使跨阻放大器的过载性能得到大幅度提升。