-
公开(公告)号：CN113191494B
公开(公告)日：2022-10-04
申请号：CN202110563708.8
申请日：2021-05-24
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于FPGA的高效LSTM加速器，FPGA加速器内部包括多个计算单元、存储单元和控制单元；计算单元包括矩阵向量乘法模块及Element_wise运算模块，矩阵向量乘法模块由4*N个DSP及4个加法器构成，N个DSP用于权重数据与输入数据的并行乘累加运算，并将N个乘累加结果相加得到单个门对应的结果向量，同时四个门的乘累加运算并行执行；Element_wise运算模块，用于计算当前时刻的细胞状态值和输出数据；多个计算单元采用并行运算及复用策略；存储单元用于缓存LSTM网络计算所需的权重数据、输入数据、输出值、以及细胞状态值；控制单元用于控制LSTM网络计算的状态转换和数据流传输过程，本发明FPGA加速器相对于通用处理器具有高性能、低功耗及大吞吐量的特点。
-
公开(公告)号：CN113114462B
公开(公告)日：2022-10-04
申请号：CN202110349011.0
申请日：2021-03-31
申请人： 南京航空航天大学
摘要： 本发明提供了一种应用于ECC安全硬件电路的小面积标量乘电路，包括标量乘状态机、密钥扫描模块以及椭圆曲线运算模块，其中，椭圆曲线运算模块具有坐标转换模块、坐标恢复模块以及点加倍点模块。标量乘状态机用于调度控制基于蒙哥马利阶梯算法的私钥与椭圆曲线坐标的标量乘运算；密钥扫描模块用于扫描私钥并记录比特位为1的私钥的位数；椭圆曲线运算模块用于执行私钥与椭圆曲线坐标的标量乘运算。通过将点加和倍点运算电路融合，复用点加倍点模块内的模运算单元，完成椭圆曲线运算模块ECALU并应用于标量乘电路，减少标量乘模块电路硬件资源开销，达到了更小面积的设计。
-
公开(公告)号：CN114167360A
公开(公告)日：2022-03-11
申请号：CN202111404757.3
申请日：2021-11-24
申请人： 南京航空航天大学
摘要： 本发明提供一种基于QT平台的L波段海杂波测量雷达的显控系统，系统包括：显控软件、数据读取软件、数据记录软件，所述软件相互独立，显控软件与数据读取软件在第一计算机中运行，数据记录软件在第二计算机中运行；其中所述显控软件控制雷达的运行状态并显示雷达当前运行状态与返回的数据；所述数据读取软件读取板卡数据并将数据存放于共享内存；所述数据记录软件在显控软件的控制下，将数据记录于磁盘上。本发明可以实现程序在不同操作系统中的移植，同时有效降低了程序运行对CPU、内存等硬件设备的要求，提升了雷达数据实时处理的性能。
-
-
公开(公告)号：CN106302163B
公开(公告)日：2019-05-10
申请号：CN201610873363.5
申请日：2016-09-30
申请人： 南京航空航天大学
IPC分类号： H04L12/721 , H04L12/771
摘要： 本发明公开了一种具有多种工作模式的片上网络路由器，包括模式选择模块、关闭模块和路由模块；所述路由模块包括输入端口、输入端口控制模块、缓冲管理模块、缓冲区、路由计算模块、仲裁模块、交叉开关模块、直通模块和输出端口；所述输入端口包括东输入端口、西输入端口、南输入端口、北输入端口和本地输入端口，输出端口包括东输出端口、西输出端口、南输出端口、北输出端口和本地输出端口，缓冲区包括多个输入缓冲区；本发明还公开了一种具有多种工作模式的片上网络路由方法，本发明相比基本结构的路由器，在增加了较小面积开销的情况下，通过模式切换有效降低路由器功耗，从而面向暗硅问题达到优化多核系统功耗的目的。
-
公开(公告)号：CN109150497A
公开(公告)日：2019-01-04
申请号：CN201810841453.5
申请日：2018-07-26
申请人： 南京航空航天大学
IPC分类号： H04L9/06
摘要： 本发明提出一种高性能小面积的XTS‑SM4加密电路，该电路可实现XTS加密模式，以及SM4加密功能。其中XTS加密模式电路由四选二选择器、二选一分配器、寄存器和模乘单元组成，流水线SM4加密电路由32个轮变换单元组成。XTS加密模式电路中对SM4 IP进行复用，降低加密电路的面积开销。流水线SM4加密电路中采用三级子流水线结构，进一步提高电路的加密速度。两者结合，在保证数据吞吐率的前提下减少电路面积。
-
公开(公告)号：CN107454003A
公开(公告)日：2017-12-08
申请号：CN201710713464.0
申请日：2017-08-18
申请人： 南京航空航天大学
IPC分类号： H04L12/771 , G06F1/32 , G06F15/173 , G06F15/78
摘要： 本发明公开了一种可动态切换工作模式的片上网络路由器，包括电源门控PG控制器、第一至第三门控模块、直通模块、输入端口、输入端口控制模块、输入混合缓存区、路由模块、仲裁分配模块、交叉开关模块、输出端口控制模块和输出端口；PG控制器与第一至第三门控模块的输入端分别连接，第一至第三门控模块的输出端分别与输入混合缓存区、路由模块、直通模块分别连接，第一至第三门控模块、输入端口控制模块、输出端口控制模块分别与电源连接。本发明路由器支持直通、无缓存和混合缓存三种工作模式；本发明还公开了一种各模式间动态切换的方法，在增加了较小面积开销的情况下，能通过不同工作模式的动态切换有效降低路由器功耗。
-
公开(公告)号：CN104158652B
公开(公告)日：2017-05-24
申请号：CN201410337894.3
申请日：2014-07-15
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于数据冗余实时检错机制的循环展开结构AES加/解密电路，用于抵御错误注入攻击或用于提高在极端应用环境中的电路可靠性。电路包括AES加/解密单元和检测单元两部分，AES加/解密单元为循环展开结构，由Nk个轮变换单元和两个二选一选择器构成，检测单元由Nk个比较器构成。AES加/解密单元在数据处理过程中采用数据冗余处理技术，由相邻的两级轮变换单元对每组数据进行两次相同的运算，检测单元中的比较器对两次运算结果进行比较，如果运算结果相同则AES加/解密单元工作正常，如果不相同，则AES加/解密单元发生错误。与传统的结构冗余检错机制相比，采用数据冗余检错机制能够极大减少电路面积。
-
公开(公告)号：CN102693213B
公开(公告)日：2015-02-04
申请号：CN201210150549.X
申请日：2012-05-16
申请人： 南京航空航天大学
IPC分类号： G06F15/78 , H04L12/875
摘要： 本发明公开了一种应用于片上网络的系统级传输延时模型的建立方法，该方法是运用排队论将片上网络路由节点输入/输出端口抽象为M/G/1队列，并同时考虑了路由节点有限缓冲区与虚拟通道技术对网络传输延时的影响，采用顺推思想求解网络中数据流的平均传输延时。本发明提出的传输延时模型的建立方法，降低了运算复杂度，实现简单，能够针对具体应用，在片上网络系统级设计初期快速准确的评估网络传输延时性能。可以用于片上网络的传输延时性能统计、传输延时优化、面向传输延时的IP核映射等方面的研究和应用。
-
公开(公告)号：CN103970939A
公开(公告)日：2014-08-06
申请号：CN201410164158.2
申请日：2014-04-22
申请人： 南京航空航天大学
IPC分类号： G06F17/50 , G06F9/455 , G06F15/173 , H04L12/771
摘要： 本发明公开了一种层次化可重构的片上网络建模与仿真系统，该系统包含测试层、主体层与操作层三个层次。测试层的核心是可重构路由单元与网络接口单元，可动态改变网络结构参数；主体层以资源节点为主要构成单元，提供通用的OCP接口经由网络接口单元与路由单元相连，并集成流量产生机制、接收机制和性能分析逻辑单元；操作层以软件配置模块提供良好的人际交互界面，用于片上网络结构特征参数和通信模式的灵活配置与结构生成。本发明能对采用不同拓扑结构、网络规模、路由算法、缓冲区深度等片上网络体系结构进行建模，并进行不同通信模式和通信负载下的网络性能仿真，为不同应用需求下的片上网络架构设计提供依据。
-
-
-
-
-
-
-
-
-
搜索结果
50 条记录 (耗时 0.043 秒)
