任务调度方法、装置、计算机设备和存储介质

    公开(公告)号:CN111858056B

    公开(公告)日:2021-12-17

    申请号:CN202010721600.2

    申请日:2020-07-24

    IPC分类号: G06F9/50 G06F9/48 G06F9/52

    摘要: 本申请涉及一种任务调度方法、装置、计算机设备和存储介质。所述方法包括:根据映射关系,将任务集中的任务映射到处理器集中对应的处理器;将映射到同一处理器的各个任务分别划分至对应的线程中;根据预设调度模式,获取划分到各个线程中的任务的执行顺序,其中,所述预设调度模式包括全局调度模式、局部调度模式和静态调度模式中的至少一种。采用本方法能够通过将任务集中的任务映射到处理器集中对应的处理器上,然后将各个任务划分到对应的线程,并根据预设调度模式获取各个线程中的任务的执行顺序,使得处理器能够根据执行顺序对应的执行相应的任务,避免了处理器在任务处理过程中出现死锁的情况,能够最大化的提高处理器的任务处理性能。

    任务调度方法、装置、计算机设备和存储介质

    公开(公告)号:CN111858056A

    公开(公告)日:2020-10-30

    申请号:CN202010721600.2

    申请日:2020-07-24

    IPC分类号: G06F9/50 G06F9/48 G06F9/52

    摘要: 本申请涉及一种任务调度方法、装置、计算机设备和存储介质。所述方法包括:根据映射关系,将任务集中的任务映射到处理器集中对应的处理器;将映射到同一处理器的各个任务分别划分至对应的线程中;根据预设调度模式,获取划分到各个线程中的任务的执行顺序,其中,所述预设调度模式包括全局调度模式、局部调度模式和静态调度模式中的至少一种。采用本方法能够通过将任务集中的任务映射到处理器集中对应的处理器上,然后将各个任务划分到对应的线程,并根据预设调度模式获取各个线程中的任务的执行顺序,使得处理器能够根据执行顺序对应的执行相应的任务,避免了处理器在任务处理过程中出现死锁的情况,能够最大化的提高处理器的任务处理性能。

    复制关键路径电路和芯片

    公开(公告)号:CN111859828B

    公开(公告)日:2021-08-24

    申请号:CN202010730838.1

    申请日:2020-07-27

    摘要: 本发明涉及一种复制关键路径电路和芯片。所述复制关键路径电路包括延迟链电路、采样电路和裕量信息电路。其中延迟链电路用于动态地对实际关键路径进行划分,将所述实际关键路径划分为一个复制关键路径等效电路和一个时序裕量电路,并根据所述复制关键路径等效电路与所述时序裕量电路的占比和输入信号生成输出信号;采样电路与所述延迟链电路电连接,用于对所述延迟链电路的所述输出信号进行采样,并生成包含所述延迟链电路的输出信号的采样信息;以及裕量信息电路与所述采样电路电连接,用于接收所述采样信息,并根据对应于同一所述延迟链电路的多个输出信号,确定所述实际关键路径在所述延迟链电路中的实际边界信息。

    复制关键路径电路和芯片

    公开(公告)号:CN111859828A

    公开(公告)日:2020-10-30

    申请号:CN202010730838.1

    申请日:2020-07-27

    摘要: 本发明涉及一种复制关键路径电路和芯片。所述复制关键路径电路包括延迟链电路、采样电路和裕量信息电路。其中延迟链电路用于动态地对实际关键路径进行划分,将所述实际关键路径划分为一个复制关键路径等效电路和一个时序裕量电路,并根据所述复制关键路径等效电路与所述时序裕量电路的占比和输入信号生成输出信号;采样电路与所述延迟链电路电连接,用于对所述延迟链电路的所述输出信号进行采样,并生成包含所述延迟链电路的输出信号的采样信息;以及裕量信息电路与所述采样电路电连接,用于接收所述采样信息,并根据对应于同一所述延迟链电路的多个输出信号,确定所述实际关键路径在所述延迟链电路中的实际边界信息。