-
公开(公告)号：CN118398508B
公开(公告)日：2024-10-29
申请号：CN202410835253.4
申请日：2024-06-26
申请人： 南通华隆微电子股份有限公司
IPC分类号： H01L21/607 , H01L21/66
摘要： 本申请提供了用于半导体封装的精密元件电连接优化方法，涉及半导体技术领域，该方法包括：构建焊盘三维模型以模拟热超声键合过程，采集键合控制参数，叠加移动控制误差生成移动键合区域。索引获得键合焊盘区域，生成键合位置分布。以提升键合强度和降低焊盘损伤为目的，优化键合控制参数，获得最优参数。采用这些参数进行精密元件的热超声键合电连接。通过本申请可以解决现有技术由于缺乏精确的键合参数优化方法，导致热超声键合过程中的电连接强度不稳定，进一步影响半导体封装的可靠性的技术问题，提高了半导体封装过程中精密元件电连接的质量和效率。
-
公开(公告)号：CN118213274B
公开(公告)日：2024-10-11
申请号：CN202410635389.0
申请日：2024-05-22
申请人： 南通华隆微电子股份有限公司
IPC分类号： H01L21/329 , H01L21/67
摘要： 本发明公开了一种肖特基二极管的制备方法及系统，涉及风电机组监测技术领域，所述方法包括：确定半导体衬底的待沉积区；在待沉积区进行金属镀膜，得到金属薄膜；采集金属薄膜的表面扫描图像，对表面扫描图像进行特征识别，获取薄膜颗粒均匀度、薄膜结构致密性和薄膜灰度边界值；输出金属薄膜的成膜评估质量；根据肖特基二极管的使用需求，确定预设肖特基势垒高度；建立成膜质量样本与肖特基势垒高度样本的映射关系对成膜评估质量进行预测，获取预测肖特基势垒高度；当预测肖特基势垒高度满足预设肖特基势垒高度时，在金属薄膜上制备得到肖特基二极管。达成提高出品质量，降低制备成本的技术效果。
-
公开(公告)号：CN118408696A
公开(公告)日：2024-07-30
申请号：CN202410876194.5
申请日：2024-07-02
申请人： 南通华隆微电子股份有限公司
摘要： 本申请提供了一种半导体封装气密性检测方法，涉及气密性检测技术领域，该方法包括：获取标准检测压力值与目标检测压力值，并计算两者压力差。同时，根据标准与目标检测环境的温度湿度数据，计算压力宽容值。利用该宽容值评估压力差，得出泄漏评价值，以此判断待测芯片叠层结构的气密性，并生成检测结果。通过本申请可以解决现有技术由于不能避免环境因素的影响，检测精度不足，导致气密性检测结果的准确性和可靠性受到影响，进一步影响了半导体器件的质量控制，确保了产品在不同环境条件下的可靠性和稳定性，提高了气密性和整体性能。
-
公开(公告)号：CN118398508A
公开(公告)日：2024-07-26
申请号：CN202410835253.4
申请日：2024-06-26
申请人： 南通华隆微电子股份有限公司
IPC分类号： H01L21/607 , H01L21/66
摘要： 本申请提供了用于半导体封装的精密元件电连接优化方法，涉及半导体技术领域，该方法包括：构建焊盘三维模型以模拟热超声键合过程，采集键合控制参数，叠加移动控制误差生成移动键合区域。索引获得键合焊盘区域，生成键合位置分布。以提升键合强度和降低焊盘损伤为目的，优化键合控制参数，获得最优参数。采用这些参数进行精密元件的热超声键合电连接。通过本申请可以解决现有技术由于缺乏精确的键合参数优化方法，导致热超声键合过程中的电连接强度不稳定，进一步影响半导体封装的可靠性的技术问题，提高了半导体封装过程中精密元件电连接的质量和效率。
-
公开(公告)号：CN117174640B
公开(公告)日：2024-07-26
申请号：CN202311139621.3
申请日：2023-09-06
申请人： 南通华隆微电子股份有限公司
IPC分类号： H01L21/687 , H01L21/673
摘要： 本发明涉及一种晶圆片盒，具体地说，涉及一种夹持式对晶圆片进行小角度调整的晶圆片盒。其包括若干个放置盒，若干个放置盒安装在翻转架上，翻转架带动放置盒在液体中旋转，放置盒的内部夹持有晶圆片，放置盒在夹持晶圆片的过程中对晶圆片的放置位置进行调节，且放置盒控制晶圆片在水平面上设置。本发明通过夹持夹对晶圆片进行夹持，使晶圆片被限制在两个夹持夹之间，并通过拨动机构对夹持夹的位置进行调整，使夹持夹对晶圆片进行小角度的转动，以此来改变晶圆片上刻录的纹路的方向，使清洗液中的杂质不会依附在晶圆片上，确保清洗过后的晶圆片上不会残留杂质，提高晶圆片清洗的效果。
-
公开(公告)号：CN118380349A
公开(公告)日：2024-07-23
申请号：CN202410807007.8
申请日：2024-06-21
申请人： 南通华隆微电子股份有限公司
摘要： 本发明公开了一种半导体芯片的封装工艺优化方法，涉及半导体封装技术领域。所述方法包括：将待键合芯片固定于封装基板预设位置，采集芯片图像信息；对芯片图像信息进行语义分割，生成焊盘分布坐标和焊盘类型；根据焊盘类型和键合线材料，匹配基准焊点模型；配置焊点质量评价因子；根据基准焊点模型，结合焊点缺陷因子、焊点完整度因子、键合线形变向量因子对键合控制参数进行寻优，生成键合控制参数优化结果；根据键合控制参数优化结果进行待键合芯片的封装键合控制。解决了传统半导体芯片的封装工艺在键合控制方面自动化程度较低且通用性较弱的技术问题，达到了提高封装自动化程度和通用性的技术效果。
-
公开(公告)号：CN117095011B
公开(公告)日：2024-01-23
申请号：CN202311362537.8
申请日：2023-10-20
申请人： 南通华隆微电子股份有限公司
IPC分类号： G06T7/00 , G06T7/70 , G06V10/26 , G06V10/764
摘要： 本发明涉及半导体器件测试技术领域，提供一种二极管检测方法及系统，包括：建立封装面板的面板数据集；设定检测环境，执行标准封装面板数据采集，建立数据采集结果与面板数据集的特征映射；根据特征映射结果配置每个二极管的三维锚框；通过数据采集传感器执行待测封装面板的数据采集，生成检测图像；基于三维锚框对检测图像进行锚框分割识别；基于锚框分割识别结果进行待测封装面板判别分流，获得判别分流结果，解决电性测试、光学显微镜检测之类的常规方法仅在某些情况下有效，检测速度较慢、准确性有限的技术问题，实现进行锚框分割识别，提高二极管检测的自动化程度和准确性，并应用于电子制造领域以确保封装面板质量符合标准的技术效果。
-
公开(公告)号：CN117310430A
公开(公告)日：2023-12-29
申请号：CN202311347689.0
申请日：2023-10-18
申请人： 南通华隆微电子股份有限公司
摘要： 本发明公开了一种半导体测试治具，涉及半导体测试用具技术领域，包括基座，基座底面四角均固接有底柱，基座后端面竖向固结有支撑板，且基座顶面的中部固接有工作台，工作台上设有夹紧组件，支撑板的前端面设有固定组件；本发明通过双向丝杆便于两个夹板相对运动，通过导杆便于夹板稳定移动，进而减少检测时因为位置不同产生的误差；通过压板两侧的导向柱可以使压板下降时不会产生旋转；通过压板顶面的多个槽口便于调节检测组件的位置，便于检测不同位置的半导体；通过检测组件下压时，刚接触到半导体时无法通电，继续下降时，检测组件会通电，减小了检测组件的损耗，便于多次检测半导体，提高了对于半导体进行测试时的安全防护效果。
-
公开(公告)号：CN116990658B
公开(公告)日：2023-12-15
申请号：CN202311271040.5
申请日：2023-09-28
申请人： 南通华隆微电子股份有限公司
摘要： 本发明涉及半导体测试技术领域，且公开了一种半导体生产加工用测试工装，包括承载基座，承载基座内设有同步移动单元，同步移动单元的上侧面设有若干检测板，承载基座上侧面对称的支撑单元，两组支撑单元远离承载基座的上部分别设有间歇上料单元和输送单元，间歇上料单元上放置有半导体本体，承载基座上表面中心位置开设有与外部连通的开口槽，开口槽内设有伸缩杆，伸缩杆的上端伸缩端固定连接有与开口槽上端开口适配的移动板，检测板靠近伸缩杆的一面设有若干与半导体本体适配的测试针脚。本发明中通过设置间歇上料单元等，达到对没有引脚的封装式半导体本体进行快速测试的效果，提高对半导体本体进行检测时的效率。
-
公开(公告)号：CN117046692B
公开(公告)日：2023-12-08
申请号：CN202311317565.8
申请日：2023-10-12
申请人： 南通华隆微电子股份有限公司
IPC分类号： B05D1/00 , B05C11/10 , G06F18/214 , G06N3/0499 , G06N3/09
摘要： 本发明公开了一种半导体快速涂胶方法及系统，涉及半导体技术领域，该方法包括：生成Y个密集偏离系数；获得第一补偿约束条件；构建历史参数记忆库；基于第一补偿约束条件，构建参数选择阈值库；构建Y个涂胶设备与Q个涂胶工艺参数的映射影响关系，生成Q个参数微调步长；生成P个随机步调阈值，分别判断所述P个随机步调阈值是否大于预设步调阈值，若是，获得L个局部涂胶工艺参数；若否获得M个全局涂胶工艺参数；获得最优涂胶工艺参数，按照最优涂胶工艺参数进行目标半导体的涂胶。本发明解决了现有技术中半导体涂胶效率低，涂胶质量不稳定的技术问题，达到了优化涂胶过程中的各项参数，提升半导体涂胶质量和速度的技术效果。
-
-
-
-
-
-
-
-
-
搜索结果
74 条记录 (耗时 0.045 秒)
