-
公开(公告)号:CN109427734A
公开(公告)日:2019-03-05
申请号:CN201711274799.3
申请日:2017-12-06
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L23/522 , H01L23/532 , H01L21/768
摘要: 本文公开了互连结构和用于形成互连结构的相应的技术。示例性互连结构包括导电部件和设置在导电部件上方的通孔,导电部件包括钴。通孔包括设置在导电部件上方的第一通孔阻挡层、设置在第一通孔阻挡层上方的第二通孔阻挡层以及设置在第二通孔阻挡层上方的通孔块状层。第一通孔阻挡层包括钛,并且第二通孔阻挡层包括钛和氮。通孔块状层可以包括钨和/或钴。覆盖层可以设置在导电部件上方,其中,通孔延伸穿过覆盖层以接触导电部件。在一些实施方式中,覆盖层包括钴和硅。本发明的实施例还涉及制造互连结构的方法。
-
公开(公告)号:CN109427734B
公开(公告)日:2021-07-23
申请号:CN201711274799.3
申请日:2017-12-06
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L23/522 , H01L23/532 , H01L21/768
摘要: 本文公开了互连结构和用于形成互连结构的相应的技术。示例性互连结构包括导电部件和设置在导电部件上方的通孔,导电部件包括钴。通孔包括设置在导电部件上方的第一通孔阻挡层、设置在第一通孔阻挡层上方的第二通孔阻挡层以及设置在第二通孔阻挡层上方的通孔块状层。第一通孔阻挡层包括钛,并且第二通孔阻挡层包括钛和氮。通孔块状层可以包括钨和/或钴。覆盖层可以设置在导电部件上方,其中,通孔延伸穿过覆盖层以接触导电部件。在一些实施方式中,覆盖层包括钴和硅。本发明的实施例还涉及制造互连结构的方法。
-
公开(公告)号:CN116246946A
公开(公告)日:2023-06-09
申请号:CN202310034092.4
申请日:2023-01-10
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/027 , G03F1/70 , H01L21/308 , H01L21/8234
摘要: 根据本申请的实施例提供了制造半导体器件的方法。在制造半导体器件的方法中,获得初始图案布局。初始图案布局包括鳍图案,鳍图案包括将形成为有源鳍结构的有源鳍图案和不形成为实际鳍结构或者将被去除的伪鳍图案。鳍图案的位置被修改如下。将相邻的有源鳍图案之间的间距增加第一量,将伪鳍图案之间的间距减小第二量,以及将伪鳍图案中的一个伪鳍图案和与该伪鳍图案相邻的有源鳍图案中一个有源鳍图案之间的间距减小第三量。放置芯轴图案,使得修改了位置的鳍图案沿着芯轴图案的纵向边缘放置。
-
-