-
公开(公告)号：CN113097132B
公开(公告)日：2024-10-08
申请号：CN202110357952.9
申请日：2021-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种半导体元件及其制造方法，半导体元件包括单元。单元包括主动区、栅极、至少一个栅极通孔及至少一个接触通孔。主动区包括禁区。栅极跨主动区设置。至少一个栅极通孔与栅极中的一者耦接。至少一个接触通孔与至少一个导电区段耦接，导电区段各自对应于晶体管的源极/漏极。在布局视图中，禁区中的一者抵靠抵靠单元的一区域，区域中设置抵靠单元的栅极通孔或接触通孔中的至少一者。在布局视图中，至少一个栅极通孔或至少一个接触通孔中的至少一者布置在主动区内且在禁区外侧。
-
公开(公告)号：CN113158609B
公开(公告)日：2024-05-28
申请号：CN202110258905.9
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/02
Abstract: 生成布局图的方法包括：选择从相应的VG图案到对应的切割栅极部分的第一距离等于或大于第一参考值的栅极图案；并且对于每个选择的栅极图案，将相应的切割栅极部分的尺寸从第一值增大到第二值；第二值产生相应的栅极图案的相应的残余部分的第一类型的悬垂；并且第一类型的悬垂是超出相应的第一最近有源区图案或第二最近有源区图案的相应的残余部分的最小允许量的悬垂。结果是栅极图案的残余部分的相应端部之间的间隙扩大。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN115276610A
公开(公告)日：2022-11-01
申请号：CN202210620674.6
申请日：2022-06-01
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种半导体器件、触发器电路和制造集成电路的方法。半导体器件包括第一、第二和第三导电区域以及第一有源区域和第二有源区域。第一导电区域具有第一宽度并沿着第一方向延伸。第二导电区域具有第二宽度并沿着第一方向延伸。第一宽度大于第二宽度。第一有源区域具有第三宽度并沿着第一方向延伸。第二有源区域具有第四宽度并沿着第一方向延伸。第三宽度小于第四宽度。第三导电区域沿着第二方向延伸并电连接至第一导电区域。第二方向与第一方向不同。第一有源区域和第二有源区域是相邻的有源区域。
-
公开(公告)号：CN114927519A
公开(公告)日：2022-08-19
申请号：CN202110895103.9
申请日：2021-08-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 公开用于产生高密度布线电路的物理布局的装置及方法。示例性半导体结构包括：栅极结构；多条第一金属线，形成在位于栅极结构下方的第一介电层中；至少一个第一通孔，形成在位于栅极结构与第一介电层之间的第二介电层中；多条第二金属线，形成在位于栅极结构之上的第三介电层中；以及至少一个第二通孔，形成在位于栅极结构与第三介电层之间的第四介电层中。至少一个第一通孔中的每一者电连接到栅极结构及多条第一金属线中的对应的一条第一金属线。至少一个第二通孔中的每一者电连接到栅极结构及多条第二金属线中的对应的一条第二金属线。
-
公开(公告)号：CN114121784A
公开(公告)日：2022-03-01
申请号：CN202111015288.6
申请日：2021-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234
Abstract: 集成电路包括电源轨组、有源区域组、第一导线组以及第一通孔组和第二通孔组。电源轨组配置为提供第一供给电压或第二供给电压，并且位于衬底的背侧的第一层级上。有源区域组是衬底的前侧的第二层级。第一导线组在第二方向上延伸并且与有源区域组重叠。第一通孔组位于有源区域组和第一导线组之间并且将有源区域组和第一导线组电耦接在一起。第二通孔组位于第一导线组和电源轨组之间并且将第一导线组和电源轨组电耦接在一起。本申请的实施例还涉及制造集成电路的方法。
-
Patent Agency Ranking
公开(公告)号：CN113451201A
公开(公告)日：2021-09-28
申请号：CN202110221171.7
申请日：2021-02-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L27/088
Abstract: 本文公开的实施例涉及一种包括金属轨的集成电路。在一方面，集成电路包括第一层和第二层，第一层包括第一金属轨，第二层包括第二金属轨，其中，第二层沿第一方向在第一层的上方。在一方面，集成电路包括第三层，第三层包括晶体管的有源区域，其中，第三层沿第一方向在第二层的上方。在一方面，集成电路包括第四层，第四层包括第三金属轨，其中，第四层沿第一方向在第三层的上方。在一方面，集成电路包括第五层，第五层包括第四金属轨，其中，第五层沿第一方向在第四层的上方。本发明的实施例还涉及形成集成电路的方法。
-
公开(公告)号：CN113394217A
公开(公告)日：2021-09-14
申请号：CN202011329366.5
申请日：2020-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092
Abstract: 一种集成电路，包括半导体基板、半导体上的晶体管、在第一金属层中于第一方向上延伸的水平布线轨迹及在背面金属层中于第一方向上延伸的一个或多个背面布线轨迹。每个晶体管具有栅极端子、源极端子及漏极端子。第一晶体管具有第一端子、第二端子及第三端子。水平布线轨迹的第一水平布线轨迹经由通孔连接器导电地连接至第一晶体管的第一端子。第一背面布线轨迹经由背面通孔连接器导电地连接至第一晶体管的第二端子。背面金属层及第一金属层形成于半导体基板的相对侧。
-
公开(公告)号：CN113053873A
公开(公告)日：2021-06-29
申请号：CN202110031315.2
申请日：2021-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 在一个实施例中，一种集成电路包括第一图案金属层；形成于第一图案金属层之上的第二图案金属层，其中此第二图案金属层包括在第一方向上延伸且少于9个的第二复数个金属轨道；安置在第一图案金属层与第二图案金属层之间的第三图案金属层，此第三图案金属层包括第一金属轨道区段、在第二方向上偏离第一金属轨道区段的第二金属轨道区段，及在第二方向上偏离第二金属轨道区段的第三金属轨道区段，其中第二复数个金属轨道以及第一金属轨道区段、第二金属轨道区段及第三金属轨道区段中的每一者的至少一部分在第二方向上是在双单元高度以内。
-
公开(公告)号：CN112687659A
公开(公告)日：2021-04-20
申请号：CN202010640008.X
申请日：2020-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/48 , H01L21/768
Abstract: 本发明描述了具有功率分配网络的半导体结构，功率分配网络包括第一导线和第二导线。衬底包括第一表面，第一表面与功率分配网络接触。多个后侧通孔位于衬底中并且电耦合至第一导线。通孔轨道形成在衬底的与第一表面相对的第二表面上。第一层间电介质位于通孔轨道上和衬底上。第二层间电介质位于第一层间电介质上。第三层间电介质位于第二层间电介质上。第一互连层和顶部互连层分别位于第二层间电介质和第三层电介质中。深通孔位于第三层间电介质中并且电耦合至通孔轨道。深通孔还连接至第一互连层和顶部互连层。电源输入/输出层位于第三层间电介质上并且与顶部互连层接触。本发明的实施例还涉及用于形成半导体结构的方法。
-
公开(公告)号：CN112216695A
公开(公告)日：2021-01-12
申请号：CN202010157701.1
申请日：2020-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L27/11
Abstract: 本发明实施例涉及半导体装置及形成半导体装置的方法。一种半导体装置包含：衬底；离子植入硅层，其安置于所述衬底中；第一绝缘体层，其安置于所述离子植入硅层上方；有源装置，其安置于所述第一绝缘体层上方；及导电通路，其经配置以穿透所述第一绝缘体层以耦合所述离子植入硅层及所述有源装置。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.045 seconds)
