-
公开(公告)号：CN118939230B
公开(公告)日：2025-01-07
申请号：CN202411378818.7
申请日：2024-09-30
Applicant: 合肥智芯半导体有限公司 , 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种涉及集成电路技术领域的FIFO存储器读写处理电路和芯片，所述FIFO存储器读写处理电路包括：写操作控制模块、读操作控制模块、可配置模块、空满状态判断模块和双端口存取的FIFO存储器，其中，写操作控制模块用于控制通信模块的写接口的工作，读操作控制模块用于控制通信模块的读接口的工作，可配置模块用于配置时钟同步和分配每个通信模块在FIFO存储器中的地址范围，空满状态判断模块用于判断通信模块的存储空间的空满状态，双端口存取的FIFO存储器支持不同通信模块的读写操作。采用该FIFO存储器读写处理电路能够动态配置通信模块所使用的FIFO存储器的大小，提高FIFO存储器的存储资源利用率，并且还能支持不同时钟域的通信模块的读写操作。
-
Patent Agency Ranking
公开(公告)号：CN117170954A
公开(公告)日：2023-12-05
申请号：CN202311456184.8
申请日：2023-11-03
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
IPC: G06F11/22
Abstract: 本发明公开了一种芯片设备。芯片设备包括M个闪存和n个通用输入输出端口，M为正整数，n为大于1的整数，M个闪存包括m个测试端口，m为大于或等于M的正整数，对应每个测试端口设有开关，每个测试端口通过对应的开关与n个通用输入输出端口分别连接；其中，在对待测闪存进行测试时，将n个通用输入输出端口连接，形成测试点，并控制与待测闪存对应的开关闭合，通过测试点对待测闪存进行测试。
-
公开(公告)号：CN117170954B
公开(公告)日：2024-01-26
申请号：CN202311456184.8
申请日：2023-11-03
Applicant: 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司 , 合肥智芯半导体有限公司
IPC: G06F11/22
Abstract: 本发明公开了一种芯片设备。芯片设备包括M个闪存和n个通用输入输出端口，M为正整数，n为大于1的整数，M个闪存包括m个测试端口，m为大于或等于M的正整数，对应每个测试端口设有开关，每个测试端口通过对应的开关与n个通用输入输出端口分别连接；其中，在对待测闪存进行测试时，将n个通用输入输出端口连接，形成测试点，并控制与待测闪存对应的开关闭合，通过测试点对待测闪存进行测试。
-
公开(公告)号：CN118939230A
公开(公告)日：2024-11-12
申请号：CN202411378818.7
申请日：2024-09-30
Applicant: 合肥智芯半导体有限公司 , 苏州萨沙迈半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种涉及集成电路技术领域的FIFO存储器读写处理电路和芯片，所述FIFO存储器读写处理电路包括：写操作控制模块、读操作控制模块、可配置模块、空满状态判断模块和双端口存取的FIFO存储器，其中，写操作控制模块用于控制通信模块的写接口的工作，读操作控制模块用于控制通信模块的读接口的工作，可配置模块用于配置时钟同步和分配每个通信模块在FIFO存储器中的地址范围，空满状态判断模块用于判断通信模块的存储空间的空满状态，双端口存取的FIFO存储器支持不同通信模块的读写操作。采用该FIFO存储器读写处理电路能够动态配置通信模块所使用的FIFO存储器的大小，提高FIFO存储器的存储资源利用率，并且还能支持不同时钟域的通信模块的读写操作。
-
公开(公告)号：CN117595841B
公开(公告)日：2024-04-16
申请号：CN202410072429.5
申请日：2024-01-18
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种跨时钟域脉冲同步电路、芯片及计算机设备，该电路中脉冲捕获电路响应于源时钟域提供的第一异步脉冲，通过第一逻辑电路向脉冲同步电路输出第一复位信号；脉冲同步电路响应于第一复位信号通过第二逻辑电路向脉冲捕获电路输出第二复位信号。脉冲捕获电路还响应于第二复位信号通过第一逻辑电路向脉冲同步电路输出第一复位解除信号；脉冲同步电路还响应于第一复位解除信号输出同步脉冲。由此实现将不同时钟域的信号做同步处理，避免亚稳态的问题。且由于脉冲捕获电路的时钟端与源时钟域的输出端连接，因此脉冲捕获电路可以快速响应于源时钟域提供的第一异步脉冲，提高了第一异步脉冲的同步速度。
-
公开(公告)号：CN117595841A
公开(公告)日：2024-02-23
申请号：CN202410072429.5
申请日：2024-01-18
Applicant: 苏州萨沙迈半导体有限公司 , 合肥智芯半导体有限公司 , 上海萨沙迈半导体有限公司 , 天津智芯半导体科技有限公司
Abstract: 本发明公开了一种跨时钟域脉冲同步电路、芯片及计算机设备，该电路中脉冲捕获电路响应于源时钟域提供的第一异步脉冲，通过第一逻辑电路向脉冲同步电路输出第一复位信号；脉冲同步电路响应于第一复位信号通过第二逻辑电路向脉冲捕获电路输出第二复位信号。脉冲捕获电路还响应于第二复位信号通过第一逻辑电路向脉冲同步电路输出第一复位解除信号；脉冲同步电路还响应于第一复位解除信号输出同步脉冲。由此实现将不同时钟域的信号做同步处理，避免亚稳态的问题。且由于脉冲捕获电路的时钟端与源时钟域的输出端连接，因此脉冲捕获电路可以快速响应于源时钟域提供的第一异步脉冲，提高了第一异步脉冲的同步速度。
-
-
-
-
-
Search Results
6
records
(took 0.076 seconds)
