公开(公告)号：CN113242391B

公开(公告)日：2021-11-02

申请号：CN202110776945.2

申请日：2021-07-09

申请人： 四川赛狄信息技术股份公司

发明人： 鄢冬斌 ,  李和伦 ,  李宝龙 ,  唐慧娟

IPC分类号： H04N5/262 ,  H04N5/268 ,  H04N5/278

摘要： 本发明公开了一种视频处理板、视频处理方法及视频处理平台，包括DSP组件和FPGA，所述DSP组件与所述FPGA通信连接，所述FPGA设置有Camera‑link视频输入接口和Camera‑link复合视频输出接口，所述DSP组件包括第一DSP和第二DSP，所述第一DSP和所述第二DSP通信连接；一种视频处理平台，包括：调试底板、第一视频处理板和第二视频处理板，所述第一视频处理板和所述第二视频处理板均与所述调试底板电连接，且所述第一视频处理板和所述第二视频处理板之间通过所述调试底板通信；本发明通过在视频处理板中设置两个可并行处理的DSP，并通过FPGA协同两个DSP工作，实现原始视频电信号输入、视频数据分析处理、复合视频输出及通讯收发等功能，使得视频处理速率更高，视频输出质量更稳定。

公开(公告)号：CN113242391A

公开(公告)日：2021-08-10

申请号：CN202110776945.2

申请日：2021-07-09

申请人： 四川赛狄信息技术股份公司

发明人： 鄢冬斌 ,  李和伦 ,  李宝龙 ,  唐慧娟

IPC分类号： H04N5/262 ,  H04N5/268 ,  H04N5/278

摘要： 本发明公开了一种视频处理板、视频处理方法及视频处理平台，包括DSP组件和FPGA，所述DSP组件与所述FPGA通信连接，所述FPGA设置有Camera‑link视频输入接口和Camera‑link复合视频输出接口，所述DSP组件包括第一DSP和第二DSP，所述第一DSP和所述第二DSP通信连接；一种视频处理平台，包括：调试底板、第一视频处理板和第二视频处理板，所述第一视频处理板和所述第二视频处理板均与所述调试底板电连接，且所述第一视频处理板和所述第二视频处理板之间通过所述调试底板通信；本发明通过在视频处理板中设置两个可并行处理的DSP，并通过FPGA协同两个DSP工作，实现原始视频电信号输入、视频数据分析处理、复合视频输出及通讯收发等功能，使得视频处理速率更高，视频输出质量更稳定。