-
公开(公告)号：CN117857722A
公开(公告)日：2024-04-09
申请号：CN202311852790.1
申请日：2023-12-28
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了基于FPGA和DSP的视频图像处理延迟动态调节系统，涉及视频图像处理技术领域，其技术方案要点是：包括第一DSP模块、第二DSP模块和FPGA，FPGA包括CML接收模块、OSD模块、PAL输出模块、图像预处理模块和延迟调节模块；第一DSP模块包括跟踪分析单元和通道调节单元；延迟调节模块，用于采集OSD模块中每帧图像进行字符叠加处理时的第一处理时间以及跟踪分析单元中每帧图像进行目标跟踪分析时的第二处理时间，并生成通道调节命令；通道调节单元，配置有多个并行且传输延迟不同的传输通道，用于依据通道调节命令选取一个传输通道将图像传输至跟踪分析单元。本发明有效提高了视频图像处理的工作效率。
-
公开(公告)号：CN117520226B
公开(公告)日：2024-03-26
申请号：CN202410020307.1
申请日：2024-01-08
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了基于ZYNQ平台的PS端DDR直接访问方法及系统，涉及信号处理技术领域；PL端根据输入数据生成操作请求和AXI总线请求；AXI连接模块根据AXI总线请求配置出对应的AXI总线，操作请求通过AXI总线传输至AXI连接模块；AXI连接模块通过HP端口与PS端内的DDR控制器通信；通过AXI总线配合HP端口实现AXI连接模块与DDR控制器之间的通信，实现PL端直接访问PS端DDR的方式，解决了带宽要求较高的数据的交互问题，同时PL端进行信号处理后可以直接将处理后的数据通过AXI总线和HP端口写入PS端DDR，不需要PL端挂载DDR的设计，节约硬件成本，缩小信号处理测试板设计面积。
-
公开(公告)号：CN114938433B
公开(公告)日：2022-10-11
申请号：CN202210873804.7
申请日：2022-07-25
申请人： 四川赛狄信息技术股份公司
IPC分类号： H04N5/278
摘要： 本发明公开了基于FPGA的视频图像处理方法、系统、终端及介质，涉及视频处理技术领域，其技术方案要点是：将接收的原始图像数据转化成一路8bit图像数据以及一路14bit图像数据；依据8bit图像数据和14bit图像数据进行目标跟踪分析，得到字符叠加命令；从当前时刻的字符叠加命令中筛选出不同于上一时刻的字符叠加命令的实时叠加信息；依据实时叠加信息对上一时刻中所保存的相应历史叠加执行信息进行替换，得到当前时刻的实时叠加执行信息；依据实时叠加执行信息在8bit图像数据中的图像特定区域叠加波门、十字线或字符，得到可输出的叠加图像数据。本发明有效降低了视频图像处理过程中的延迟，视频图像处理效率高。
-
公开(公告)号：CN114938433A
公开(公告)日：2022-08-23
申请号：CN202210873804.7
申请日：2022-07-25
申请人： 四川赛狄信息技术股份公司
IPC分类号： H04N5/278
摘要： 本发明公开了基于FPGA的视频图像处理方法、系统、终端及介质，涉及视频处理技术领域，其技术方案要点是：将接收的原始图像数据转化成一路8bit图像数据以及一路14bit图像数据；依据8bit图像数据和14bit图像数据进行目标跟踪分析，得到字符叠加命令；从当前时刻的字符叠加命令中筛选出不同于上一时刻的字符叠加命令的实时叠加信息；依据实时叠加信息对上一时刻中所保存的相应历史叠加执行信息进行替换，得到当前时刻的实时叠加执行信息；依据实时叠加执行信息在8bit图像数据中的图像特定区域叠加波门、十字线或字符，得到可输出的叠加图像数据。本发明有效降低了视频图像处理过程中的延迟，视频图像处理效率高。
-
公开(公告)号：CN115082324A
公开(公告)日：2022-09-20
申请号：CN202210888127.6
申请日：2022-07-27
申请人： 四川赛狄信息技术股份公司
IPC分类号： G06T3/60
摘要： 本发明公开了一种视频图像局部旋转处理方法、系统、终端及介质，涉及图像处理技术领域，其技术方案要点是：提取原始图像中局部目标的初始轮廓线，在初始轮廓线的外部建立扩展轮廓线；结合旋转中心和旋转数据建立坐标旋转函数；将初始轮廓线以内的像素数据和扩展轮廓线对应写入空像素图像后得到第一图像；对第一图像中位于边界轮廓线以外的区域进行像素对应写入，得到第二图像；对过渡区域进行像素填充处理，得到局部旋转图像。本发明使得旋转后的图像不存在重叠区和空白区，又综合考虑了局部目标旋转前后的边界情况，使得旋转后边界衔接显示自然，视频图像局部旋转处理的效果较佳。
-
公开(公告)号：CN113242391B
公开(公告)日：2021-11-02
申请号：CN202110776945.2
申请日：2021-07-09
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了一种视频处理板、视频处理方法及视频处理平台，包括DSP组件和FPGA，所述DSP组件与所述FPGA通信连接，所述FPGA设置有Camera‑link视频输入接口和Camera‑link复合视频输出接口，所述DSP组件包括第一DSP和第二DSP，所述第一DSP和所述第二DSP通信连接；一种视频处理平台，包括：调试底板、第一视频处理板和第二视频处理板，所述第一视频处理板和所述第二视频处理板均与所述调试底板电连接，且所述第一视频处理板和所述第二视频处理板之间通过所述调试底板通信；本发明通过在视频处理板中设置两个可并行处理的DSP，并通过FPGA协同两个DSP工作，实现原始视频电信号输入、视频数据分析处理、复合视频输出及通讯收发等功能，使得视频处理速率更高，视频输出质量更稳定。
-
公开(公告)号：CN118714333A
公开(公告)日：2024-09-27
申请号：CN202411177946.5
申请日：2024-08-27
申请人： 四川赛狄信息技术股份公司
IPC分类号： H04N19/186 , H04N19/182 , H04N19/136 , H04N19/436 , G06V10/75 , G06V10/143
摘要： 本发明公开了一种基于直方图统计的图像位宽转换方法及装置，涉及图像处理技术领域，以灰度直方图统计为基础，获取了图像修正值，并基于该图像修正值完成位宽转换，不需要进行图像切割等复杂运算，计算开销小，占用逻辑资源少，可移植性强，可以十分便捷的对红外相机任意输出位宽进行转化，方便后续图像处理。
-
公开(公告)号：CN117768799B
公开(公告)日：2024-08-09
申请号：CN202311852822.8
申请日：2023-12-28
申请人： 四川赛狄信息技术股份公司
摘要： 本发明涉及图像处理技术领域，具体涉及适用于CCD探测器输出图像的图像处理方法、终端及介质，方法包括获取N个原始图像，并对原始图像的行场信号和数据信号进行同步；对原始图像进行矫正，获得矫正图像；对N个矫正图像进行图像叠加，并对叠加后的图像进行图平移，获得平移图像；对平移图像进行自适应曝光调整和对比度优化，获得最终图像；缓存最终图像并输出最终图像；本发明通过透视变换矩阵和仿射变换对图像进行校正，可以有效减少光学畸变和几何畸变；利用图像叠加和平移技术可以增强图像细节，提高图像质量；通过自适应曝光调整和对比度优化改善光照不均和动态范围限制造成的问题，实现动态范围的优化和局部对比度的提升。
-
公开(公告)号：CN117873539B
公开(公告)日：2024-07-02
申请号：CN202311832586.3
申请日：2023-12-28
申请人： 四川赛狄信息技术股份公司
IPC分类号： G06F8/654
摘要： 本发明涉及FPGA升级技术领域，具体涉及一种基于MicroBlaze的FPGA在线升级方法、系统及介质，在FPGA内嵌入MicroBlaze，上位机将固件数据转换为TLV格式；上位机通过UART接口或ETH接口将TLV数据包传输至MicroBlaze；MicroBlaze通过AXI UART LITE接口或AXI ETH接口接收数据包，并对数据包处理；MicroBlaze通过AXI SPI接口将解析后的数据写入FLASH；本发明通过TLV格式的数据封装和处理，并在写入数据之前和之后进行校验，确保了数据的准确性和完整性，从而提高了升级过程的可靠性。
-
公开(公告)号：CN117520226A
公开(公告)日：2024-02-06
申请号：CN202410020307.1
申请日：2024-01-08
申请人： 四川赛狄信息技术股份公司
摘要： 本发明公开了基于ZYNQ平台的PS端DDR直接访问方法及系统，涉及信号处理技术领域；PL端根据输入数据生成操作请求和AXI总线请求；AXI连接模块根据AXI总线请求配置出对应的AXI总线，操作请求通过AXI总线传输至AXI连接模块；AXI连接模块通过HP端口与PS端内的DDR控制器通信；通过AXI总线配合HP端口实现AXI连接模块与DDR控制器之间的通信，实现PL端直接访问PS端DDR的方式，解决了带宽要求较高的数据的交互问题，同时PL端进行信号处理后可以直接将处理后的数据通过AXI总线和HP端口写入PS端DDR，不需要PL端挂载DDR的设计，节约硬件成本，缩小信号处理测试板设计面积。
-
-
-
-
-
-
-
-
-
搜索结果
19 条记录 (耗时 0.032 秒)