一种倒装芯片封装方法及倒装芯片封装结构

    公开(公告)号:CN116741648A

    公开(公告)日:2023-09-12

    申请号:CN202311009235.2

    申请日:2023-08-11

    摘要: 本发明实施例提供了一种倒装芯片封装方法及倒装芯片封装结构,涉及集成电路封装技术领域,包括以下步骤:紧贴基板上每个键合点的边缘进行点胶,以在基板上形成包裹每个键合点四周的胶环;待胶环固化后,在基板上注入底部填充胶,使底部填充胶充满各个胶环之间的间隙形成液态胶层;然后将带有凸点的芯片与基板进行对位倒装,使每个凸点穿过胶环压在对应的键合点上;保持凸点压在对应的键合点上,继续在液态胶层上注入底部填充胶,直至底部填充胶充满芯片与基板之间的间隙并进行加热处理;本发明实施例相比现有底部填充胶基于毛细现象的流动速率大大提升,缩短了填充时间,提升了底部填充胶在芯片与基板之间的填充均匀性。

    一种点胶装置及其点胶方法

    公开(公告)号:CN114029198B

    公开(公告)日:2023-02-03

    申请号:CN202111303285.2

    申请日:2021-11-04

    IPC分类号: B05C5/02 B05D1/26 H01L21/67

    摘要: 本发明提供一种点胶装置及其点胶方法。该点胶装置包括:流体腔、第一通道、第二通道、阀芯、第一挡板;所述流体腔、第一通道、第二通道依次从上至下设置;所述阀芯位于所述流体腔中,并且可在所述流体腔和所述第一通道中上下往复运动;所述第一挡板设置于所述点胶装置的侧壁内,用于隔离所述第一通道、第二通道。

    一种通用型高密度封装的引线框架结构

    公开(公告)号:CN110197817A

    公开(公告)日:2019-09-03

    申请号:CN201910338490.9

    申请日:2019-04-25

    摘要: 本发明公开了一种通用型高密度封装的引线框架结构,包括金属衬底,所述金属衬底的上端中间焊接有大基岛,所述大基岛的上端通过黏贴层粘贴有芯片,所述芯片的四周焊接有金属引线,所述金属引线镶嵌在金属衬底上,所述金属引线远离芯片的一端连接有引脚,所述金属衬底的外侧被塑封体包裹,所述引脚远离金属衬底的一端贯穿金属衬底的侧壁并延伸至其外侧,通过提高塑封体的封装密度以减少材料消耗,同时降低塑封体的厚度,减少成型时对塑封体的拉扯力,提高塑封体的强度和牢固性,实现对内部芯片和金属引线的保护,同时不同型号的引线框架的塑封体体积和材质相同,保证了材料和设备的通用性,节约了成本投入,提高了工作效率。

    一种引线框架
    4.
    发明公开

    公开(公告)号:CN107658287A

    公开(公告)日:2018-02-02

    申请号:CN201710826656.2

    申请日:2017-09-14

    IPC分类号: H01L23/495

    CPC分类号: H01L23/49541

    摘要: 本发明公开了一种引线框架,包括框架本体,框架本体的上设有IC芯片固定片,所述IC芯片固定片的四周环绕设有连结片,所述连结片的另一端分别平行排列在IC芯片固定片的两侧,所述IC芯片固定片两侧的连结片的端面分别设置在同一竖直线上,所述连结片的另一端一一对应设置有引脚片。本发明与常规引线框架相比,不仅提高了IC产品的数量,而且缩小的整体的体积,单位面积IC多,节省原材料,节省整个制程设备的产能,降低成本,适合推广。

    一种倒装芯片封装方法及倒装芯片封装结构

    公开(公告)号:CN116741648B

    公开(公告)日:2023-11-17

    申请号:CN202311009235.2

    申请日:2023-08-11

    摘要: 本发明实施例提供了一种倒装芯片封装方法及倒装芯片封装结构,涉及集成电路封装技术领域,包括以下步骤:紧贴基板上每个键合点的边缘进行点胶,以在基板上形成包裹每个键合点四周的胶环;待胶环固化后,在基板上注入底部填充胶,使底部填充胶充满各个胶环之间的间隙形成液态胶层;然后将带有凸点的芯片与基板进行对位倒装,使每个凸点穿过胶环压在对应的键合点上;保持凸点压在对应的键合点上,继续在液态胶层上注入底部填充胶,直至底部填充胶充满芯片与基板之间的间隙并进行加热处理;本发明实施例相比现有底部填充胶基于毛细现象的流动速率大大提升,缩短了填充时间,提升了底部填充胶在芯片与基板之间的填充均匀性。

    一种基于流体点胶的微电子器件封装方法

    公开(公告)号:CN115513072B

    公开(公告)日:2023-03-24

    申请号:CN202211391279.1

    申请日:2022-11-08

    IPC分类号: H01L21/50 H01L21/58 H01L21/56

    摘要: 本发明实施例公开了一种基于流体点胶的微电子器件封装方法,涉及电子元器件封装工艺技术领域,能解决在塑封载体上点胶容易出现点胶厚度、形状不易控制,绝缘胶容易出现空洞的问题。该方法包括:对塑封载体的待粘合面进行刻蚀,得到相衔接的第一平面和第二平面,第一平面高于第二平面;在第一平面上刻蚀出多个点凹槽,点凹槽的最低面高于塑封载体的最低面,并向每个点凹槽内压入绝缘颗粒,绝缘颗粒的部分置于点凹槽外;向第一平面多次点绝缘胶,使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的第一平面;待第一平面上的绝缘胶呈半凝固状态时,将芯片在呈半凝固状态的胶面上进行放置作业,使芯片粘合在第一平面上。

    一种基于流体点胶的微电子器件封装方法

    公开(公告)号:CN115513072A

    公开(公告)日:2022-12-23

    申请号:CN202211391279.1

    申请日:2022-11-08

    IPC分类号: H01L21/50 H01L21/58 H01L21/56

    摘要: 本发明实施例公开了一种基于流体点胶的微电子器件封装方法,涉及电子元器件封装工艺技术领域,能解决在塑封载体上点胶容易出现点胶厚度、形状不易控制,绝缘胶容易出现空洞的问题。该方法包括:对塑封载体的待粘合面进行刻蚀,得到相衔接的第一平面和第二平面,第一平面高于第二平面;在第一平面上刻蚀出多个点凹槽,点凹槽的最低面高于塑封载体的最低面,并向每个点凹槽内压入绝缘颗粒,绝缘颗粒的部分置于点凹槽外;向第一平面多次点绝缘胶,使得绝缘胶布满于各个绝缘颗粒表面以及各个绝缘颗粒之间的第一平面;待第一平面上的绝缘胶呈半凝固状态时,将芯片在呈半凝固状态的胶面上进行放置作业,使芯片粘合在第一平面上。

    一种点胶装置及其点胶方法

    公开(公告)号:CN114029198A

    公开(公告)日:2022-02-11

    申请号:CN202111303285.2

    申请日:2021-11-04

    IPC分类号: B05C5/02 B05D1/26 H01L21/67

    摘要: 本发明提供一种点胶装置及其点胶方法。该点胶装置包括:流体腔、第一通道、第二通道、阀芯、第一挡板;所述流体腔、第一通道、第二通道依次从上至下设置;所述阀芯位于所述流体腔中,并且可在所述流体腔和所述第一通道中上下往复运动;所述第一挡板设置于所述点胶装置的侧壁内,用于隔离所述第一通道、第二通道。

    一种倒装芯片的封装结构

    公开(公告)号:CN216213431U

    公开(公告)日:2022-04-05

    申请号:CN202122676408.9

    申请日:2021-11-03

    IPC分类号: H01L23/538

    摘要: 本实用新型提供一种倒装芯片的封装结构,包括:晶片、导电焊盘、钝化层、凸点下金属层和焊料凸块;其中,所述导电焊盘位于所述晶片上;所述钝化层位于所述晶片和所述导电焊盘上,且所述钝化层具有第一开口以部分暴露所述导电焊盘;所述凸点下金属层从下到上依次包括粘附层、阻挡层和浸润层。此种结构钝化层和UBM之间粘附能力强,生产的芯片可靠性高。

    一种引线框架及封装体
    10.
    实用新型

    公开(公告)号:CN217606814U

    公开(公告)日:2022-10-18

    申请号:CN202221327649.0

    申请日:2022-05-30

    IPC分类号: H01L23/495

    摘要: 本申请公开了一种引线框架及封装体,属于封装技术领域,引线框架包括框架本体以及多个引线框架单元。在框架本体上设置有第一对准部和第二对准部,第一对准部和第二对准部沿框架本体的宽度方向间隔设置,且在框架本体转动180度后,第一对准部与第二对准部无法完全重合,以便于机器进行对准,达到防呆的目的。本实施例公开的引线框架通过设置第一对准部和第二对准部,能够让机器快速判断出引线框架的朝向,从而及时纠正,进而提高的工作效率。