AAL2公共部分子层接收端装置

    公开(公告)号:CN1141849C

    公开(公告)日:2004-03-10

    申请号:CN01136728.8

    申请日:2001-10-22

    摘要: 本发明是通过FPGA(现场可编程门阵列)设计或是ASIC(专用集成电路)设计,采用硬件逻辑电路来实现ITU-T的I.363.2协议中规定的AAL2公共部分子层(CPS)的接收端(也即信宿端)功能,即:接收来自ATM分接/复接单元的ATM信元,将信元拆包还原成AAL2 CPS业务数据单元(CPS-SDU),并提交给高层;为了支持出错管理,还可将拆包过程中的出错信息提交给层管理。本发明涉及的AAL2接收端装置主要由信元读入模块、CPS-SDU重组模块、CPS-SDU输出缓冲及控制模块和出错处理模块组成,本装置针对多个AAL2连接,采用了不同的缓冲区空间分别缓存所需处理的数据,处理过程中的中间状态保留在内部状态表中,各硬件模块之间按照内部产生的特定处理逻辑协同工作。

    一种互联网地址配置管理的方法和系统

    公开(公告)号:CN1874358A

    公开(公告)日:2006-12-06

    申请号:CN200610076503.2

    申请日:2006-05-08

    IPC分类号: H04L29/12

    摘要: 本发明公开了一种互联网地址配置管理的方法,本方法使用大规模接入汇聚路由器将用户设备直接接入网络,通过大规模接入汇聚路由器得到用户远端接口号,用户地址管理服务器模块根据用户远端接口号配置用户的网络使用权限。本发明还公开了一种互联网地址配置管理的系统,本系统包括:大规模接入汇聚路由器、用户宽带媒体网关和用户网络终端设备。使用本发明可以使用户便捷安全的使用网络。

    AAL2公共部分子层发送端装置

    公开(公告)号:CN1141848C

    公开(公告)日:2004-03-10

    申请号:CN01136727.X

    申请日:2001-10-22

    摘要: 本发明是通过FPGA(现场可编程门阵列)设计或是ASIC(专用集成电路)设计、采用硬件逻辑电路来实现ITU-T I.363.2协议中规定的ATM适配层2(AAL2)公共部分子层(CPS)发送端(或称信源端)功能。本发明提出的装置主要由输入控制模块、数据预处理模块、封装控制模块、输出控制模块和定时模块组成;本装置针对多个AAL2连接采用了不同的缓冲区域分别缓存并轮询处理高层输入数据;通过状态表机制和时间标签法实现CPS-SDU的输出缓冲控制及发送控制,而且通过“单阶校验”预置表的方法使得对AAL2连接分组头的校验和计算只需单个时钟周期即可完成。

    AAL2公共部分子层接收端装置

    公开(公告)号:CN1373615A

    公开(公告)日:2002-10-09

    申请号:CN01136728.8

    申请日:2001-10-22

    摘要: 本发明是通过FPGA(现场可编程门阵列)设计或是ASIC(专用集成电路)设计,采用硬件逻辑电路来实现ITU-T的I.363.2协议中规定的AAL2公共部分子层(CPS)的接收端(也即信宿端)功能,即:接收来自ATM分接/复接单元的ATM信元,将信元拆包还原成AAL2 CPS业务数据单元(CPS-SDU),并提交给高层;为了支持出错管理,还可将拆包过程中的出错信息提交给层管理。本发明涉及的AAL2接收端装置主要由信元读入模块、CPS-SDU重组模块、CPS-SDU输出缓冲及控制模块和出错处理模块组成,本装置针对多个AAL2连接,采用了不同的缓冲区空间分别缓存所需处理的数据,处理过程中的中间状态保留在内部状态表中,各硬件模块之间按照内部产生的特定处理逻辑协同工作。

    正交可变扩频因子码的一种操作维护方法

    公开(公告)号:CN1140079C

    公开(公告)日:2004-02-25

    申请号:CN01131226.2

    申请日:2001-09-03

    发明人: 何红永

    IPC分类号: H04J13/02 H04B7/26 H04B7/00

    摘要: 正交可变扩频因子码简称为OVSF码,是一种按二叉树结构构造的码,在宽带码分多址移动通信系统中用作为下行链路的信道化码(channelization code)。本发明提出了一种节省空间、操作开销小、执行效率高的OVSF码的操作维护方法,其主要特点是区分了OVSF码的显式可用性和隐式可用性,只需要对各SF级的显式可用码进行维护和更新,大大减少了操作维护的对象,并能够用很小的复杂度实现码分配和码回收时涉及的更新操作。

    AAL2公共部分子层发送端装置

    公开(公告)号:CN1373614A

    公开(公告)日:2002-10-09

    申请号:CN01136727.X

    申请日:2001-10-22

    摘要: 本发明是通过FPGA(现场可编程门阵列)设计或是ASIC(专用集成电路)设计、采用硬件逻辑电路来实现ITU-T I.363.2协议中规定的ATM适配层2(AAL2)公共部分子层(CPS)发送端(或称信源端)功能。本发明提出的装置主要由输入控制模块、数据预处理模块、封装控制模块、输出控制模块和定时模块组成;本装置针对多个AAL2连接采用了不同的缓冲区域分别缓存并轮询处理高层输入数据;通过状态表机制和时间标签法实现CPS-SDU的输出缓冲控制及发送控制,而且通过“单阶校验”预置表的方法使得对AAL2连接分组头的校验和计算只需单个时钟周期即可完成。